TR201815788T4 - 64800 uzunluğunda 18-30 (3-5) oranında bir ldpc kodunun kodlanması ve kodunun çözülmesi. - Google Patents
64800 uzunluğunda 18-30 (3-5) oranında bir ldpc kodunun kodlanması ve kodunun çözülmesi. Download PDFInfo
- Publication number
- TR201815788T4 TR201815788T4 TR2018/15788T TR201815788T TR201815788T4 TR 201815788 T4 TR201815788 T4 TR 201815788T4 TR 2018/15788 T TR2018/15788 T TR 2018/15788T TR 201815788 T TR201815788 T TR 201815788T TR 201815788 T4 TR201815788 T4 TR 201815788T4
- Authority
- TR
- Turkey
- Prior art keywords
- code
- column
- bits
- parity
- matrix
- Prior art date
Links
- 239000011159 matrix material Substances 0.000 claims abstract description 549
- 238000012545 processing Methods 0.000 claims abstract description 123
- 238000003672 processing method Methods 0.000 claims abstract description 7
- 230000015654 memory Effects 0.000 claims description 127
- 238000005452 bending Methods 0.000 claims description 103
- 238000004590 computer program Methods 0.000 claims description 3
- 210000002837 heart atrium Anatomy 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 14
- 238000010586 diagram Methods 0.000 description 137
- 230000014509 gene expression Effects 0.000 description 51
- 238000003860 storage Methods 0.000 description 48
- 230000005540 biological transmission Effects 0.000 description 44
- 238000000034 method Methods 0.000 description 41
- 125000004122 cyclic group Chemical group 0.000 description 32
- 238000004364 calculation method Methods 0.000 description 29
- 238000004891 communication Methods 0.000 description 29
- 239000002904 solvent Substances 0.000 description 20
- 230000008569 process Effects 0.000 description 19
- 230000033590 base-excision repair Effects 0.000 description 17
- 238000004088 simulation Methods 0.000 description 17
- 238000012217 deletion Methods 0.000 description 11
- 230000037430 deletion Effects 0.000 description 11
- 238000012937 correction Methods 0.000 description 9
- 238000011161 development Methods 0.000 description 8
- 238000013500 data storage Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000007726 management method Methods 0.000 description 6
- 235000015429 Mirabilis expansa Nutrition 0.000 description 5
- 244000294411 Mirabilis expansa Species 0.000 description 5
- 238000004220 aggregation Methods 0.000 description 5
- 230000002776 aggregation Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 235000013536 miso Nutrition 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000003340 mental effect Effects 0.000 description 4
- 241001674048 Phthiraptera Species 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000004422 calculation algorithm Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000001788 irregular Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 210000004243 sweat Anatomy 0.000 description 3
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 2
- 230000002146 bilateral effect Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- NRNCYVBFPDDJNE-UHFFFAOYSA-N pemoline Chemical compound O1C(N)=NC(=O)C1C1=CC=CC=C1 NRNCYVBFPDDJNE-UHFFFAOYSA-N 0.000 description 2
- 230000002250 progressing effect Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 101150086776 FAM3C gene Proteins 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 210000000988 bone and bone Anatomy 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 210000001061 forehead Anatomy 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000003973 irrigation Methods 0.000 description 1
- 230000002262 irrigation Effects 0.000 description 1
- AHLBNYSZXLDEJQ-FWEHEUNISA-N orlistat Chemical compound CCCCCCCCCCC[C@H](OC(=O)[C@H](CC(C)C)NC=O)C[C@@H]1OC(=O)[C@H]1CCCCCC AHLBNYSZXLDEJQ-FWEHEUNISA-N 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 238000003303 reheating Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000012958 reprocessing Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 230000001755 vocal effect Effects 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/033—Theoretical methods to calculate these checking codes
- H03M13/036—Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
- H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/1177—Regular LDPC codes with parity-check matrices wherein all rows and columns have the same row weight and column weight, respectively
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
- H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
- H03M13/356—Unequal error protection [UEP]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
Abstract
Mevcut teknoloji, düzgün hata oranı performansına erişene LDPC kodlarının koşulunu geçerli kulan bir veri işleme aparatı ve bir veri işleme yöntemi ile ilgilidir. Bir LDPC kodlama birimi 64800 bit'lik kod uzunluğuna ve 18/30, 19/30, 20/30, 21/30, 22/30, veya 23/30'luk kod oranına sahip olan bir LDPC kodunu kullanarak kodlama gerçekleştirmektedir. LDPC kodu bilgi LDPC kodu bilgi bitleri ve eşlik bitleri kapsamaktadır, ve bir eşlik kontrol matrisi (H) LDPC kodunun bilgi bitlerine karşılık gelen bir bilgi matrisi bölümünden ve eşlik bitlerine karşılık gelen bir eşlik matrisi bölümünden oluşmaktadır. Eşlik kontrol matrisinin (H) bilgi matrisi bölümü, 360 sütunluk birimler halinde bilgi matrisi bölümünde 1 elemanlarının konumlarını gösteren bir eşlik kontrol matrisi başlangıç değer tablosu tarafından temsil edilmektedir. Mevcut teknoloji LDPC kodlamaya ve LDPC kod çözmeye uygulanabilmektedir.
Description
TARIFNAME
ORANINDA BIR LDPC KODUNUN
KODLANMASI VE KODUNUN ÇÖZÜLMESI
Teknik Alan
Mevcut teknoloji veri Isleme aparatlarEl/e veri isleme yöntemleri, ve daha spesifik olarak
Örnegin düzgün hata oranEberformanleb erisen LDPC kodlarleosulunu geçerli kllân veri
isleme aparatlarül'e veri isleme yöntemleri ile ilgilidir.
Önceki Teknik
Son yllDarda, yüksek oranda hata düzeltme kapasitesine sahip LDPC (Düsük Yogunluklu Eslik
Kontrol) kodlarüAvrupa'da kullanllân DVB (Dijital Video YayIama) - 5.2 gibi saylîlal uydu
yaylülcllJKl teknolojileri de dâhil olmak üzere iletim semalarlia yaygI olarak kullanma
sokulmustur (bk, örnek olarak NPL 1). LDPC kodlarlîaynüamanda, DVB-T.2. gibi yeni nesil
karasal saylîlal yaylElclIIlKlteknolojilerinde de kullanIia sokulmaktadlEl
Son zamanlardaki çalismalarda, turbo kodlarElgibi LDPC kodlarII da daha büyük kod
uzunluklarEiçin Shannon limitine daha yakI bir performansEbldugu kesfedilmistir. Buna ek
olarak, kod uzunluklari oranla en düsük mesafeye sahip olma özelliklerinden dolayDLDPC
kodlarlZIyüksek blok hata olasüglüperformanslîlözelligine sahiptir ve turbo kodlar ve
benzerlerinin kod çözme özelliklerinde gözlemlenen hata zemini fenomenini büyük ölçüde hiç
göstermemek üzerine ilaveten bir avantaja sahiptir.
LDPC kodlarESimdi daha ayrlEtlIJIbir sekilde açlKlanacaktE LDPC kodlarEdogrusal kodlardlEl
ve ikili olabilmektedir veya olmayabilmektedir. Asaglîllaki açllZlama ikili LDPC kodlarEl
baglamlEUa verilecektir.
Bir LDPC kodu bir seyrek eslik kontrol matrisi tarafldan belirlenen en dikkat çekici özellige
sahiptir. Burada “seyrek matris” terimi 1'in çok az say. bir eleman. sahip bir matrise
(veya elemanlarülieredeyse sllîlElolan bir matrise) atlflia bulunmaktadIE
Sekil 1 bir LDPC kodunun bir eslik kontrol matrisinin (H) bir örnegini göstermektedir.
Sekil 1'de gösterilen eslik kontrol matrisinde (H), her bir sütunun aglHliglZsütun aglEliglIl
(baska bir ifadeyle 1'Ierin saylgîi3 olmaktadlE ve her bir sat- agüilglüsatlü aglE][gi[Il6
olmaktadiEi
Bir LDPC kodu (LDPC kodlama) kullanan kodlama isletiminde, örnegin bir üretim matrisi (G),
bir eslik kontrol matrisine (H) dayanarak üretilmektedir. Üretim matrisini (G) ikili bilgi
bitleriyle çarparak bir kod sözcügü (baska bir ifadeyle bir LDPC kodu) üretilmektedir.
Spesifik olarak, LDPC kod çözmeyi gerçeklestiren bir kod çözme cihazÇlbirinci olarak GHT = 0
denkleminin, eslik kontrol matrisinin (H) devrigi (HT) ve üretim matrisi (G) arasIda
kuruldugu bir üretim matrisi (G) hesaplamaktadlü Burada, üretim matrisinin (G) bir K x N
matrisi olmasüjurumunda, kod çözme cihazlîüretim matrisini (G), N bitlerine sahip bir kod
sözcügü (c (=uG)) K bilgisi bitlerinin bir bit sekanlea (baska bir ifadeyle bir vektör (u))
çarpmaktadß Kodlama cihazEtarafIian üretilen kod sözcügü (veya LDPC kodu) belirli bir
haberlesme yolu vasiEisiýla allEEliarafIa aliümaktadlîl
Bir LDPC kodu, Gallagher taraflEUan sunulan olasiligla dayalERod çözme olarak adlandlEllân bir
algoritma olan ve degisken dügümlerle (ayriîb “ileti dügümleri” olarak atifiia bulunulmaktadiî)
bir Tanner grafigi adllîilizerinde kanlîyayiiîha algoritmas. dayanan ileti aktarma algoritmasü
kullanilârak çözülebilmektedir. Burada, degisken dügümlerine ve aynElsekiIde kontrol
dügümlerine bundan sonra, uygun görüldügü üzere sadece “dügümler” olarak atiflia
bulunulacaktiEi
Sekil 2, bir LDPC kodunun kod çözme prosedürünü göstermektedir.
Asaglki açilZiamada, log olabilirlik oranIda (baska bir ifadeyle, bir alIi LLR) ifade edilen,
allaîliarafia alin bir LDPC kodunun (baska bir ifadeyle bir kod sözcügü) (i.inci) bitinin "0"
degerinin olabilirligini temsil eden bir reel saylîdiegerine aynlamanda uygun görüldügü üzere
bir "all degeri (u0;)” olarak atlfiia bulunuldugunu lütfen göz önünde bulundurunuz. Ilaveten,
bir kontrol dügümünden bir ileti çiEtlîiîiuj) ile, ve bir degisken dügümden ileti çiiZtlîHvi) ile
temsil edilmektedir.
Bir LDPC kodu kod çözme isleminde, birinci olarak, Sekil 2'de gösterildigi gibi, 511 adIilEUa,
bir LDPC kodu aliEmaktadIEve bir ileti (kontrol dügümü iletisi) (uj) “O"a siEiEibnmaktadiEi Buna
ek olarak, bir tamsaylîlzlegeri alan tekrarlamalEisleme için bir sayacI bir (k) degiskeni “0”a
leHlanmaktadlEl SonrasIa islem 512 adli- ilerlemektedir. Adl SlZ'de bir ileti (degisken
dügüm iletisi) (vi), LDPC kodunun alIiElaracIDIjllgla elde edilen bir alIi degerine (uoI)
dayanllârak Ifade (1) (degisken dügüm hesab[)] tarafldan verilen hesabEgerçeklestirerek
saptanmaktadE Bir Ileti (uj) ilaveten, iletiye (vi) dayan [lârak Ifade (2) (kontrol dügüm hesabD]
tarafIan verilen hesabüjerçeklestirerek saptanmaktadlü
VEEUOI+`Z UJ'
tanh( 2 )wi:[îtanh( 2/
Burada, Ifadeler (1) ve (2)'deki (dv ve dc) eslik kontrol matrisinin (H) sßslîla dikey yönünde
(sütunlar) ve yatay yönünde (satlîllar) 1'Ierin say-[isaret eden istege göre seçilebilen
parametrelerdir. Örnek olarak, 3'lük bir sütun aglElllglElJe 6'I[lZ| bir satlü agßllgllýla bir eslik
kontrol matrisindeki (H) bir LDPC kodu (baska bir ifadeyle, bir ( Sekil 1'de dv
= 3 ve dC = 6 olarak gösterilmektedir.
Ifade (1)'in her bir degisken dügüm hesabIa ve Ifade (2)'nin kontrol dügümü hesabIa,
bir iletinin çlKtlglÜbir kenardan (veya bir degisken dügüm ve bir kontrol dügüm arasliîtlaki bir
hattan) gelen bir ileti girdisinin hesabI hedefi olmad[g]Il:lütfen göz önünde bulundurunuz.
Dolaylîlýla, hesablEl arallglEl ila (dv) - 1 veya 1 ila (dc) - 1 olmaktadlE] Ayrlîb, Ifade (2)'nin
kontrol dügümü hesabÇIesasen, iki girdi (v1 ve v2) için bir çithEliaraflEblan belirlenen ve Ifade
(4) tarafIan verilen sekildeki tabloyu kullanarak sülüveya özyineli) olarak Ifade (3)
tarafIan verilen bir fonksiyonun bir tablosunu R(v1, v2) önceden olusturarak
gerçeklestirilmektedir.
›<:"-2tanh““î {tanh (VI/2) tanh (VZ/2) } zR (v1, v2)
uj=R (v1, R (va. RM, -HR (Vdrg, vdc_1))))
Adli SlZ'de, ayrlEla, degisken (k) “1" ile arttlîllîhaktadlE Sonraslüda islem 813 adlElilEEi
ilerlemektedir. Adli Sl3'te degisken (k)'nI tekrarlamalü kod çözmenin (C) belirli
seferlerinden daha büyük olup olmadlglßaptanmaktadlü AdI Sl3'te degisken (k)'nI (C)'den
daha büyük olmadlglII saptanmasElhalinde, islem adn 512'ye dönmektedir, ve devamIda
benzer isleme yinelenerek gerçeklestirilmektedir.
Adli Sl3'te degisken (k)'nin (C)'den daha büyük oldugunun saptanmasühalinde, islem aclIi
Sl4'e ilerlemektedir. Adn Sl4'te bir ileti ( vi) kod çözmenin bir nihai çlEtBonucu olarak,
Ifade (5) tarafIan verilen hesap gerçeklestirilerek saptanmaktadß ve çllîmaktadß
SonrasIa, LDPC kodu kod çözme islemi sona ermektedir.
Burada, Ifade (5)'In hesabÇIIfade (1)'in degisken dügüm hesabII aksine, bir degisken
dügüme bagllîilan tüm kenarlardan iletiler (uj) kullanllârak gerçeklestirilmektedir.
Sekil 3 bir (3, 6) LDPC kodunun bir eslik kontrol matrisinin (H) bir örnegini göstermektedir
(1/2'Iik bir kod oranüle 12'lik bir kod uzunlugu).
Sekil 3'te gösterilen eslik kontrol matrisinde (H), Sekil 1'e benzer olarak, sütun aglElllgllZB ve
satlEIag lEIIlglEE› olmaktadE
Sekil 4, Sekil 3'te gösterilen eslik kontrol matrisinin (H), bir Tanner grafigini göstermektedir.
Burada, Sekil 4'te bir kontrol dügümü bir artEl+" isareti ile, ve bir degisken dügüm bir esittir
matrisinin (H) her bir satlEDe sütununa süsüa karsIJJKI gelmektedir. Bir kontrol dügümü ve
bir degisken dügüm arasIaki baglanti: bir kenardB ve eslik kontrol matrisinde bir “1"
eleman. kars gelmektedir.
Daha spesifik olarak, eslik kontrol matrisinin (j.inci) sat-aki ve (i.inci) sütunundaki
elemanlü] (1) oldugu durumda, Sekil 4'te, üstten (i.inci) degisken dügümü (“=” dügümü) ve
üstten (j.inci) kontrol dügümü (“+” dügümü) bir kenarla baglanmaktadlü Bir kenar, bir
degisken dügüme karsiIJE gelen bir kod bitinin bir kontrol dügümüne karsUJKl gelen bir
klîltllamaya sahip olduguna isaret etmektedir.
Bir LDPC kodu kod çözme yöntemi olan toplam ürün algoritmasIa, degisken dügüm hesabEl
ve kontrol dügümü hesabEliekrarlanarak gerçeklestirilmektedir.
Sekil 5 bir degisken dügümde gerçeklestirilecek olan degisken dügüm hesabIEl
göstermektedir.
Bir degisken dügümde, hesabI gerçeklestirilecegi bir kenara karsHJE gelen bir ileti (vi),
degisken dügüme baglügeri kalan kenarlardan iletiler (ul ve Uz) kullanilârak ve aynûamanda
bir alIi degeri (Uoi) kullanilârak Ifade (1)'in degisken dügüm hesabEl araclIJgIEIa
saptanmaktadlü Diger kenarlara karsEIJIZl gelen iletiler aynEIsekiIde benzer bir yolla
saptanma ktadE
Sekil 6 bir kontrol dügümünde gerçeklestirilecek olan kontrol dügümü hesabIEl
göstermektedir.
Burada, Ifade (2)'nin kontrol dügümü hesabEbir isaret(x), x 2 0 için 1 ve x < 0 için -1
oldugunda, a x b = exp{ln(|a|) + ln(|b|)} x isaret(a) x isaret(b), denkleminin iliskisini
kullanarak Ifade (6) olarak tekrar yazilâbilmektedir.
Fonksiyon 4›(x)'in x 2 0 için 4)(x) = ln(tanh(x/2)) olarak belirlenmesi halinde, denklem 4)'1(x)
= 2tanh'1(e`x) kurulmaktadB DolaylgEa Ifade (6) Ifade (7)'ye dönüstürülebilmektedir.
[Mat 7]
UI: gfb: QMIV; l) >< dIT: signâv)
Bir kontrol dügümünde, Ifade (2)'nin kontrol dügümü hesabElIfade (7)'ye uygun olarak
gerçeklestirilmektedir.
Daha spesifik olarak, bir kontrol dügümünde, Sekil 6'da gösterildigi gibi, hesaplamanI
gerçeklestirilecegi kenara karslülîl gelen bir ileti (uj), kontrol dügümüne baglanan geri kalan
kenarlardan Iletiler (v1, v2, v3, v4, ve v5) kullanllârak Ifade (7)'nin kontrol dügümü hesabEl
aracllIgllýla saptanmaktadlE Diger kenarlara karslüKl gelen Iletiler aynlîsekilde benzer bir yolla
saptanmaktadE
Ifade (7)'deki fonksiyon (1)(x)'in X > 0 Için (1)(x) = 4)'1(x) oldugu, denklem 4)(x) = ln((eX + 1)/(eX
- 1)) ile temsil edilebilecegini göz önünde bulundurunuz. Fonksiyonlar (MX) ve $'1(x), aynEI
LUT'un her iki fonksiyon için de kullanIlgllZlbir LUT (TaramalElTablo) kullanarak bir
donanlda uygulanabilmektedir.
AI IEtEIListesi
Patent Olmayan Literatür
NPL 1: DVB-
Bulusun Kisa AçllZlamaslZl
Teknik Problem
LDPC kodlarIEkullanla sokan, DVB-5.2, DVB-T.2 ve DVB-C2 gibi standartlarda, bir LDPC
kodu, QPSK (Dördün Faz KaydünalDAnahtarlama) gibi ortogonal modülasyonun (saylîal
modülasyon) simgelerine eslenmektedir (veya simgelenmektedir). Simgeler yIlîküme
noktalarlEb eslenmektedir ve iletilmektedir.
Bu arada, son zamanlarda bir üç-boyutlu (3D) görüntü veya 4k görüntü gibi büyük
miktardaki verilerin etkili iletimine yönelik bir talep bulunmaktadlB Bir 4k görüntü yatay
olarak 3840 piksel ve dikey olarak 2160 piksel çözünürlüge sahiptir, tam yüksek netligin
piksel çözünürlügünü yaklasilîl dört kat saglamaktadlîl
Bununla birlikte veri iletiminin verimliligine öncelik vermek bir hata oranlljrttlünaktadü
Buna karslEI, veri iletiminin verimliliginin bir sekilde düzgün hata oranEperformanslýla veri
iletimi için feda edilebildigi bir talep de ayri Eamanda olabilmektedir.
Gelecekte, çesitli verimlilik seviyelerine sahip veri iletimine yönelik taleplerin artmasEl
beklenmektedir. Örnek olarak, farkIIZIkod oranlarlEb sahip birden çok LDPC kodu, farkllZl
verimlilik seviyelerine sahip veri iletimine imkân tanIiaktadlB
Veri iletiminde, dolaylîlýla, örnegin veri iletimine yönelik talep edilen kod oranlarII
say-dan fazla veya bu saylýla esit olan bir say. olan büyük say. kod oranlarlEta bir
sekilde kolayca ayarlanan kod oranlar. sahip olan LDPC kodlarIlîil kullanIia sokulmasßrzu
edilir olmaktadIE
Aynüamanda hatalara (örn., yüksek dayanilZJlÜKD karsÜ/üksek dirence sahip, yani LDPC'nin
kod oranII ne oldugundan bagslîl düzgün hata oranlZberformansEblan LDPC kodlarII
kullanIia sokulmasßrzu edilir olmaktadlEl
EP 2 214 319 A1 numarallîpatent dökümanübir veri isleme aparatEl/e zincir hatalar veya
silinme gibi bir LDPC kodunun kod bitlerinin hatalarlEla toleransEilyilestirebilen bir veri isleme
yöntemi açlElamaktadlEl Bir simgenin iki veya daha fazla LDPC kodu kod bitlerinden
olusturuldugu durumda, bir sütun bükme serpistiricisinin eslik kontrol matrisinin bir istege
bagIElsat- dâhil olan degere karsll]]Zl gelen birden çok kod bitinin bir simgeye
eslenmeyecegi sekilde LDPC kodlarII kod bitlerini yeniden düzenleme isleminin yeniden
düzenlenmesini yerine getirmektedir.
second generation digital terrestrial television broadcasting System (DVB-T2)", AVRUPA
STANDARDI, AVRUPA TELEKOMÜNIKASYON STANDARTLAR KOMITESI (ETSI), 650, ROUTE
DES LUCIOLES; F-06921 SOPHIA-ANTIPOLIS; FRANSA, sayElBROADCAS, no. V1.3.1, 1 Nisan
2012 tarihli yayia saylîbl karasal televizyon yaylEtHJgllEla yönelik bir ikinci nesil temel satlEl
iletim sistemi açllZlamaktadE YaylEJ, saylîal televizyon hizmetlerine ve genel veri aklglarlEla
yönelik kanal kodlama/modülasyon sistemi açllZlamaktadB
Mevcut teknoloji yukarida geçen durumdan dolayElyapHBiaktadlE ve düzgün hata oranEl
performans. sahip LDPC kodlarBaglamayßmaçlamaktadlEl
Problemin Çözümü
Mevcut bulus, istemler 1 veya 2'de belirlendigi gibi bir veri isleme aparatÇlistemler 11 veya
12'de belirlendigi gibi bir veri isleme yöntemi, istem 14'te belirlendigi gibi bir televizyon aIlEIgIZl
ve istem 15'te belirlendigi gibi bir bilgisayar programßunmaktadlü
Her bir veri isleme aparatII bagsEl bir aparat olabilecegini ve bir tek aparat içinde bir iç
blok olabilecegini göz önünde bulundurunuz.
Bulusun AvantajlEEtkileri
Mevcut teknolojiye göre düzgün hata oranElperformanlea sahip LDPC kodlarElsaglamak
mümkün olmaktadIEl
Sekillerin KEla AçlElamasEl
diyagramdlE
diyagramdlE
yapllând @nasil bir örnek konfigürasyonunu gösteren bir diyagrade
diyagramIB
diyagramIlEl
matrisini gösteren bir diyagramdlEl
matrisini gösteren bir diyagramdlE
diyagramlarERapsamaktadlEl
diyagramdlE
diyagramdlEl
diyagramdlB
düzenlemesini gösteren bir diyagramdlü
düzenlemesini gösteren bir diyagramdlB
düzenlemesini gösteren bir diyagramlarlîllapsamaktadlü
düzenlemesini gösteren bir diyagramlarllapsamaktadIEl
kapsamaktadE
kapsamaktad lE
diyagramdlEl
Tanner graûgine sahip olan bir eslik matrisi (HT) gösteren diyagramlarlîkapsamaktadlü
kontrol matrisinin (H) bir eslik matrisini (HT) gösteren bir diyagramdlü
kapsamaktadE
diyagramdlEl
için gerekli olan bir bellegin (31) sütun say-@österen bir diyagramdlE
için gerekli olan bellegin (31) sütun say-@österen bir diyagramdlEl
gerçeklestirilen bir islemi gösteren bir aklglsemasIIEl
diyagramlarERapsamaktadlEl
elde edilen hata oranlari. ve arasIaki iliskileri gösteren bir diyagramdlEl
elde edilen hata oranlari. ve araledaki iliskileri gösteren bir diyagrade
diyagramIB
eslik kontrol matrisi baslanglgldegeri tablosunun bir örnegini gösteren bir diyagramdlEl
matrisini (H) saptamak için bir yöntem gösteren bir diyagrade
sahip bir LDPC kodunun BER/FER özelliklerini gösteren bir diyagramdlB
kontrol matrisi baslangüdegeri tablosunun bir örnegini gösteren bir diyagramdlB
kontrol matrisi baslanglgldegeri tablosunun bir örnegini gösteren bir diyagramdlB
kontrol matrisi baslanglgldegeri tablosunun bir örnegini gösteren bir diyagramdlEl
kontrol matrisi baslanglgldegeri tablosunun bir örnegini gösteren bir diyagrade
kontrol matrisi baslanglgldegeri tablosunun bir örnegini gösteren bir diyagramdlEl
kontrol matrisi baslanglgldegeri tablosunun bir örnegini gösteren bir diyagrade
kontrol matrisi baslanglgldegeri tablosunun bir örnegini gösteren bir diyagramdlEl
kontrol matrisi baslanglgldegeri tablosunun örnegini gösteren bir diyagramdlü
kontrol matrisi baslanglgldegeri tablosunun bir örnegini gösteren bir diyagramdB
kontrol matrisi baslanglgldegeri tablosunun örnegini gösteren bir diyagramdlEl
kontrol matrisi baslanglgldegeri tablosunun bir örnegini gösteren bir diyagrade
kontrol matrisi baslanglgldegeri tablosunun örnegini gösteren bir diyagramdlEl
kontrol matrisi baslanglgldegeri tablosunun bir örnegini gösteren bir diyagramdB
kontrol matrisi baslanglgldegeri tablosunun örnegini gösteren bir diyagramdlEl
kontrol matrisi baslanglgldegeri tablosunun bir örnegini gösteren bir diyagramdlE
kontrol matrisi baslanglgldegeri tablosunun örnegini gösteren bir diyagramdlîl
kontrol matrisi baslanglgldegeri tablosunun bir örnegini gösteren bir diyagramdlB
kontrol matrisi baslangüdegeri tablosunun örnegini gösteren bir diyagramdlB
kontrol matrisi baslanglgldegeri tablosunun bir örnegini gösteren bir diyagramdlB
kontrol matrisi baslanglgldegeri tablosunun örnegini gösteren bir diyagrade
kontrol matrisi baslanglgldegeri tablosunun bir örnegini gösteren bir diyagrade
kontrol matrisi baslanglgldegeri tablosunun örnegini gösteren bir diyagramdlB
kontrol matrisi baslanglgldegeri tablosunun bir örnegini gösteren bir diyagrade
kontrol matrisi baslanglgldegeri tablosunun örnegini gösteren bir diyagramdlB
kontrol matrisi baslanglgldegeri tablosunun örnegini gösteren bir diyagramdlü
kontrol matrisi baslanglgldegeri tablosunun bir örnegini gösteren bir diyagramdB
kontrol matrisi baslanglgldegeri tablosunun örnegini gösteren bir diyagramdlEl
kontrol matrisi baslanglgldegeri tablosunun örnegini gösteren bir diyagramdlB
kontrol matrisi baslanglgldegeri tablosunun bir örnegini gösteren bir diyagramdlEl
kontrol matrisi baslanglgldegeri tablosunun örnegini gösteren bir diyagramdlB
kontrol matrisi baslanglgldegeri tablosunun örnegini gösteren bir diyagramdlEl
kontrol matrisi baslanglgldegeri tablosunun bir örnegini gösteren bir diyagramdlE
kontrol matrisi baslanglgldegeri tablosunun örnegini gösteren bir diyagramdlîl
kontrol matrisi baslanglgldegeri tablosunun örnegini gösteren bir diyagramdlE
kontrol matrisi baslangüdegeri tablosunun bir örnegini gösteren bir diyagramdlB
kontrol matrisi baslanglgldegeri tablosunun örnegini gösteren bir diyagramdlEl
kontrol matrisi baslanglgldegeri tablosunun örnegini gösteren bir diyagrade
kontrol matrisi baslanglgldegeri tablosunun bir örnegini gösteren bir diyagrade
kontrol matrisi baslanglgldegeri tablosunun örnegini gösteren bir diyagramdlB
kontrol matrisi baslanglgldegeri tablosunun örnegini gösteren bir diyagrade
kontrol matrisi baslanglgldegeri tablosunun bir örnegini gösteren bir diyagramdlEl
kontrol matrisi baslanglgldegeri tablosunun örnegini gösteren bir diyagramdlü
kontrol matrisi baslanglgldegeri tablosunun örnegini gösteren bir diyagrade
kontrol matrisi baslanglgldegeri tablosunun bir örnegini gösteren bir diyagramdlEl
kontrol matrisi baslanglgldegeri tablosunun örnegini gösteren bir diyagramdlB
kontrol matrisi baslanglgldegeri tablosunun örnegini gösteren bir diyagramdlEl
kontrol matrisi baslanglgldegeri tablosunun bir örnegini gösteren bir diyagramdB
kontrol matrisi baslanglgldegeri tablosunun örnegini gösteren bir diyagramdlEl
kontrol matrisi baslanglgldegeri tablosunun örnegini gösteren bir diyagramdü
kontrol matrisi baslanglgldegeri tablosunun bir örnegini gösteren bir diyagramdlEl
kontrol matrisi baslanglgldegeri tablosunun örnegini gösteren bir diyagramdlE
kontrol matrisi baslangüdegeri tablosunun örnegini gösteren bir diyagramdlB
kontrol matrisi baslanglgldegeri tablosunun bir örnegini gösteren bir diyagramdlB
kontrol matrisi baslanglgldegeri tablosunun örnegini gösteren bir diyagrade
kontrol matrisi baslanglgldegeri tablosunun örnegini gösteren bir diyagramdlEl
kontrol matrisi baslanglgldegeri tablosunun bir örnegini gösteren bir diyagramdlEl
kontrol matrisi baslanglgldegeri tablosunun örnegini gösteren bir diyagrade
kontrol matrisi baslanglgldegeri tablosunun örnegini gösteren bir diyagramdlB
kontrol matrisi baslanglgldegeri tablosunun örnegini gösteren bir diyagramdlü
kontrol matrisi baslanglgldegeri tablosunun bir örnegini gösteren bir diyagramdB
eslik kontrol matrisi baslanglgldegeri tablosunun örnegini gösteren bir diyagramdlEl
eslik kontrol matrisi baslanglgldegeri tablosunun örnegini gösteren bir diyagramdlB
eslik kontrol matrisi baslanglgldegeri tablosunun örnegini gösteren bir diyagramdlEl
eslik kontrol matrisi baslanglgldegeri tablosunun bir örnegini gösteren bir diyagramdlE
eslik kontrol matrisi baslanglgldegeri tablosunun örnegini gösteren bir diyagramdlEl
eslik kontrol matrisi baslanglgldegeri tablosunun örnegini gösteren bir diyagrade
eslik kontrol matrisi baslanglgldegeri tablosunun örnegini gösteren bir diyagramdlEl
sekansEtarafIan belirlenen bir takII bir Tanner grafiginin bir örnegini gösteren bir
diyagramdlE
gösteren bir diyagramdlEl
matrisleri için en düsük çevrim uzunlugunu ve performans esigini gösteren bir
diyagramdlEl
matrisini gösteren bir diyagramdlB
matrislerini gösteren bir diyagramdlü
yapliân BER/FER'Ierini gösteren bir diyagrade
yapllân BER/FER'lerini gösteren bir diyagrade
yaplßn BER/FER'Ierini gösteren bir diyagramdlE
BER/FER'lerinin benzetimlerinde kullanllân BCH kodlarllîgiösteren bir diyagramdlü
diyagramIlB
gösteren bir blok diyagramIlÜ
kod çözücü (166) tarafIan gerçeklestirilen bir islemi gösteren bir aklglsemasIB
bir diyagramdlü
permütasyonuyla elde edilen bir matrisi (dönüstürülmüs eslik kontrol matrisi) gösteren
bir diyagramdlü
gösteren bir diyagramdlB
kod çözme cihazII bir örnek konfigürasyonunu gösteren bir blok diyagramIlEl
bir blok diyagramIlE
islemini gösteren diyagramlarükapsamaktadE
diyagramdlE
konfigürasyonunu gösteren bir blok diyagramIE
örnek konfigürasyonunu gösteren bir blok diyagramIlB
örnek konfigürasyonunu gösteren bir blok diyagramIE
örnek konfigürasyonunu gösteren bir blok diyagramIE
ait bir örnek konfigürasyonu gösteren bir blok diyagramIE
YapHândHnalarIAçlElamasEl
Sekil 7 mevcut teknolojinin uygulandlgllîbir iletim sisteminin (“sistem” terimi bir mantllleal
cihaz veya aparat grubuna atlElia bulunmaktadß ve cihazlar veya aparatlar aynEgövdede
bar-bilmektedir veya bar-mamaktadli) bir yapllândlElnasII bir örnek konfigürasyonunu
göstermektedir.
Sekil 7'den hareketle, iletim sistemi bir iletme cihazEl(11) ve bir aIlEIZlcihaz (12)
kapsamaktadlü
Iletme cihazE(11) bir televizyon yaylElEbrogramEgibi veriyi iletmek (veya yayIamak) için
konfigüre edilmektedir. Daha spesifik olarak, iletme cihazl111), bir program. görüntü verisi
veya ses verisi gibi iletilecek hedef veriyi bir LDPC koduna kodlamaktadlîlve LDPC kodunu bir
uydu baglantlîlZlbir karasal baglantÇlveya bir kablo (telli hat) gibi bir haberlesme yolu (13)
vasßlea iletmektedir.
AIEElcihaz (12) iletme cihazIan (11) iletilen bir LDPC kodunu, haberlesme yolu (13)
vaslliislýla almaktadlîJ LDPC kodunu hedef veriye çözmektedir ve hedef veriyi çllZbrmaktadlB
Burada, Sekil 7'de gösterilen iletim sisteminde kullanllân bir LDPC kodunun AWGN (ToplamalEl
Beyaz Gauss Gürültüsü) haberlesme yolu üzerinde çok yüksek peiformans sergiledigi iyi
bilinmektedir.
Bununla birlikte, zincir hatalar veya silinmeler haberlesme yolunda (13) meydana
gelebilmektedir. Örnek olarak, bilhassa haberlesme yolunun (13) bir karasal baglantßldugu
durumda, bir OFDM (Ortogonal Frekans Bölmeli Çogullama) sisteminde, bir spesifik simge,
bir D/U (Istenilenden Istenilmeyene Oran) orani. 0 dB (baska bir ifadeyle yankII gücü
istenmeyen güç olarak, istenen güç olan ana yolun gücüne esit olmaktadlE) oldugu bir çoklu
yol çevresindeki (ana yoldan baska bir yol olan) bir yankII gecikmesine uygun olarak güçte
sm düsebilmektedir (veya silinebilmektedir).
Ilaveten, D/U oranlElI û dB olmaslîljurumunda, tüm OFDM simgeleri zamanda spesifik bir
noktada, (bir Doppler frekanslîila sahip bir yankII uygulandlglEbir haberlesme yolu olan ve 0
gecikmesinin eklenmesine sahip olan) bir dalgalanmada bir Doppler (dopper) frekans. baglEl
olarak güçte sm düsebilmektedir (veya silinebilmektedir).
Buna ek olarak zincir hatalar, allEEtihazI (12) dengesiz gücüne veya anten gibi bir iletme
cihazlEUan (11) bir sinyal alan bir al-n (gösterilmemektedir) gelen istenmeyen tesisat
kosullar. baglü olarak allEElcihazI (12) aIlEEl cihaz (12) tarafi] üzerinde meydana
gelebilmektedir.
LDPC kodu kod çözme isleminde, buna karsilIEl yukar- Sekil 5'ten hareketle açlE]and[glÜgibi,
LDPC kodlarII kod bitlerinin eklenmesini (allîEldegeri um) içeren Ifade (1)'in degisken
dügüm hesabßslik kontrol matrisinin (H) ilgili sütunlarIia, yani LDPC kodunun kod bitlerine
karsi gelen degisken dügümlerde gerçeklestirilmektedir. Böylelikle, degisken dügüm
hesablEb yönelik kullanllân bir kod bitinde meydana gelen bir hata, saptanan iletinin
dogrulugunu azaltmaktadlü
LDPC kodu kod çözme isleminde, buna ek olarak, Ifade (7)'nin kontrol dügümü hesabÇl
kontrol dügümünde, kontrol dügümüne baglanan degisken dügümlerde saptanan iletileri
kullanarak gerçeklestirilmektedir. Böylelikle, hatalar. (silinmeler de dâhil olmak üzere) es
zamanllîlolarak (LDPC kodlarII kod bitlerine karsiIlEl gelen) birden çok baglüdegisken
dügümlerde meydana gelen kontrol dügümlerinin say-aki artlg kod çözme performansIIZI
düsürmektedir.
Daha spesifik olarak, örnegin, bir kontrol dügümüne baglüüan iki veya daha fazla degisken
dügümün es zamanlüilarak silinmeye baslamaslîllurumunda, kontrol dügümü tüm degisken
dügümlere deger 1'in olaslIlgl- esit olan deger O'I olaslHgl- sahip bir iletiyi geri
göndermektedir. Bu durumda esit olasllJKlara sahip iletiyi geri gönderen kontrol dügümü, kod
çözme islemesinin yüksek saylElla yinelemesiyle sonuçlanan tek kod çözme islemesine (bir dizi
degisken dügüm hesabül'e kontrol dügümü hesabmkatklöh bulunmamaktadlB Böylelikle, kod
çözme performansli kalitesi düsmektedir, ve buna ek olarak, LDPC kodunun kodunu çözen
aIIEIIIhazI (12) güç tüketimi artabilmektedir.
Yukarlöh açllZlanan aksakllElarlJele almak için, Sekil 7'de gösterilen Iletim sistemi, bir AWGN
haberlesme yolundaki performanslîkorurken zincir hatalara veya silinmelere karsEldirenci
arttübilmektedir.
Sekil 8, Sekil 7'de gösterilen iletme cihazII (11) bir örnek konfigürasyonunu gösteren bir
blok diyagramIE
Iletme cihazIa (11) bir veya daha fazla girdi aklglîlhedef veri olarak bir mod
uyarlama/çogullaylîlýla (111) tedarik edilmektedir.
Mod uyarlama/çogullaylEEllll) mod seçimi ve çogullamanI bir veya daha fazla girdi aklglEb,
gerekli görüldügü hallerde tedarik edilmesi ve sonuçta olusan veriyi bir dolgu yaplîlýla (112)
tedarik edilmesiyle islemeyi gerçeklestirmektedir.
Dolgu yaplîlîl(112) gerektigi sekilde mod uyarlama/çogullay-n (111) tedarik edilen
verilere lelEllarlIiljoldurmaktadlE(veya bos durum eklemektedir), ve bir BB karlStlEElýla (113)
sonuçta olusan veriyi tedarik etmektedir.
BB karlgtlEIEEUB) BB karEtEnayüBaz-BandüKarßtHna) dolgu yap-n (112) tedarik
edilen veriye uygulamaktadlü ve sonuçta olusan verisi bir BCH kodlaylîlýla (114) tedarik
etmektedir.
BCH kodlaylED (114) BB karSt-n (113) tedarik edilen BCH kodlamasIlZl
gerçeklestirmektedir, ve sonuçta olusan veriyi bir LDPC kodlaylElýla (115), LDPC hedef
verisinin LDPC kodlamaslüla tabi olacag Ejekilde tedarik etmektedir.
LDPC kodlaylEEQllS), LDPC kodunun eslik bitlerinin bir bölümü olan bir eslik matrisinin LDPC
hedef verisine karsHJKl gelen bilgi bitlerine sahip bir LDPC kodu elde etmek için bir basamak
seklinde yaplîljbldugu, bir LDPC kodunun bir eslik kontrol matrisine göre BCH kodlay-n
(114) tedarik edilen LDPC hedef verisi üzerinde LDPC kodIamasügerçeklestirmektedir. LDPC
kodlaylûîûllS) LDPC kodunu çlElarmaktadE
Daha spesifik olarak, LDPC kodlaylîljlllS), LDPC hedef verisini örnek olarak, DVB-5.2, DVB-
T.2 veya DVB-C.2 gibi (bir eslik kontrol matrisine karsiElEl gelen) belirli bir standartta
belirlenmis LDPC koduna veya bir önceden belirlenmis LDPC koduna (bir eslik kontrol
matrisine karsHJKI gelen) kodlamak için LDPC kodlaylaEJgerçeklestirmektedir ve ortaya çllZlan
LDPC kodunu çüîtmlarak vermektedir.
Burada, DVB-5.2, DVB-T.2, veya DVB-C.2 standardlýla belirlenen bir LDPC kodu bir IRA
(Düzensiz Tekrar Birikimi) kodu olmaktadlü ve bir LDPC kodun eslik kontrol matrisindeki bir
eslik matrisi basamak seklinde bir yaplýla sahiptir. Eslik matrisi ve basamak seklindeki yaplZl
asaglîlla açllZIanacaktEl IRA kodunun bir örnegi, örnek olarak "Irregular Repeat-Accumulate
Codes," H. Jin, A. Khandekar, ve R. J. McEliece, in Proceedings of 2nd International
Symposium on Turbo Codes and Related Topics, sayfa. 1-8, Eylül 2000 adlüeserde
açlElanmaktadlEl
LDPC kodlaylEIEIlan ( tedarik edilmektedir.
Bit serpistirici ( tedarik edilen LDPC kodu
üzerinde bir serpistirme gerçeklestirmektedir, ve bit serpistirmeye tabi olan LDPC kodunu bir
QAM kodlaylEEla (117) tedarik etmektedir.
QAM kodlaylEII(117) bit serpistiriciden (116) tedarik edilen LDPC kodunu LDPC kodunun bir
veya daha fazla kod bitinin birimlerindeki (veya sembollerin birimlerindeki) her biri ortogonal
modülasyonun bir simgesini temsil eden yIlZ<üme noktalar. eslemektedir, ve ortogonal
modülasyonu (çok-seviyeli modülasyon) gerçeklestirmektedir.
Daha spesifik olarak, QAM kodlaylE]3(117), bit serpistiriciden (116) tedarik edilen LDPC
kodunu, LDPC kodun dayand[glElortogonal modülasyonun üzerindeki modülasyon semasEl
tarafIdan belirlenen yIEküme noktalar., taslýlîlîla aynEfazda olan ve bir (1) bileseni
temsil eden bir (1) ekseni ve taslsîlaýla ortogonal olan (Q) bilesenini temsil eden bir (Q)
ekseni tarafIan tannlanan bir IQ düzleminde (IQ yIIZ<ümesi) eslemektedir.
Burada üzerinde QAM kodlaylEE(117) tarafIan gerçeklestirilen ortogonal modülasyonun
oldugu modülasyon semalellEl örnekleri, DVB-8.2, DVB-T.2, DVB-C2 ve benzer standartlar
taraflEtlan belirlenen modülasyon semalarIElve BPSK (Ikili Faz KaydHnalElAnahtarlama),
QPSK (Dördün Faz Kaydlîilnalüßtnahtarlama), 16APSK (Genlik Faz KaydlElnalüAnahtarlama),
4PAM (Darbe Genlik Modülasyonu) örneklerini içeren diger modülasyon semalarIEl
kapsamaktadlü QAM kodlay-I (117) ortogonal modülasyonu gerçeklestirmek için
kullandtgllîlmodülasyon semalarüönceden, örnegin iletme cihazII (11) bir isletmecisi
tarafIan bir isletim veya benzeri aracUJgllîLla ayarlanmaktadE
QAM kodlay-I (117) islemesiyle elde edilen veri (baska bir ifadeyle yIlîküme noktalarIEla
eslenen simgeler) bir süre serpistiriciye (118) tedarik edilmektedir.
Süre serpistirici ( sembollerin birimleri olarak tedarik edilen veri
üzerinde (baska bir ifadeyle simgeler üzerinde) süre serpistirmeyi gerçeklestirmektedir, ve
sonuçta olusan veriyi bir MISO/MIMO kodlaylElýla (119) tedarik etmektedir.
MISO/MIMO kodlaylîlgüllg) süre serpistiriciden (118) tedarik edilen veriler (baska bir ifadeyle
simgeler) üzerinde uzay-zaman kodlamaylîgerçeklestirmektedir, ve sonuçta olusan veriyi bir
frekans serpistiriciye (120) tedarik etmektedir.
Frekans serpistirici ( sembollerin birimleri olarak tedarik
edilen veri üzerinde (baska bir ifadeyle simgeler üzerinde) (frekans alan-a serpistirme olan)
frekans serpistirmeyi gerçeklestirmektedir, ve sonuçta olusan veriyi bir çerçeve olusturucu &
özkaynak ayÜna birimine (131) tedarik etmektedir.
Diger taraftan, BB isaretlesme (Baz-BandEIsaretIesme) (BB-basligLIlgibi iletim kontrolü için
kontrol verisi (isaretlesme) BCH kodlayEIîLla (121) tedarik edilmektedir.
BCH kodlaylEE( benzer bir sekilde tedarik edilen kontrol verisi
üzerinde BCH kodlama gerçeklestirmektedir, ve sonuçta olusan veriyi bir LDPC kodlaylEIýla
(122) tedarik etmektedir.
LDPC kodlaylEEUZZ), LDPC hedef verisi olarak, LDPC kodlaylîlýla (115) benzer bir sekilde
BCH kodlay-n (121) tedarik edilen veri üzerinde LDPC kodlama gerçeklestirmektedir, ve
sonuçta olusan LDPC kodunu bir QAM kodlaylElEa (123) tedarik etmektedir.
QAM kodlayEEQlZB) LDPC kodlay-n (122) tedarik edilen LDPC kodunu LDPC kodunun bir
veya daha fazla kod bitinin birimlerindeki (veya simgelerin birimlerindeki) her biri ortogonal
modülasyonun bir simgesini temsil eden yIlîküme noktalar. eslemektedir, ve ortogonal
modülasyonu QAM kodlaylîlýb (117) benzer bir sekilde gerçeklestirmektedir. QAM kodlaylED
(123) sonuçta olusan veriyi (baska bir ifadeyle simgeleri) bir frekans serpistiriciye (124)
tedarik etmektedir.
Frekans serpistirici ( sembollerin birimleri halinde tedarik edilen
veri (baska bir ifadeyle simgeler) üzerinde frekans serpistiriciye (120) benzer bir sekilde
frekans serpistirmeyi gerçeklestirmektedir, ve sonuçta olusan veriyi bir çerçeve olusturucu &
özkaynak aylElna birimine (131) tedarik etmektedir.
Çerçeve olusturucu & özkaynak aylEna birimi (131) pilot simgeleri, frekans serpistiricilerden
(120 ve 124) tedarik edilen verilerin (baska bir ifadeyle simgelerin) istenilen konumlarlEta
eklemektedir, ve sonuçta olusan veriden (baska bir ifadeyle simgelerden) belirli bir say-
simgeyi kapsayan (örnek olarak bir PL (Fiziksel Katman) çerçevesi, bir T2 çerçevesi, bir C2
çerçevesi vb. gibi) bir çerçeve konfigüre etmektedir. Çerçeve olusturucu & özkaynak aylElna
birimi ( bir çerçeve tedarik etmektedir.
OFDM üretim birimi (132) çerçeve Olusturucu & özkaynak aylElna biriminden (131) tedarik
edilen, çerçeveye karsllllZl gelen çerçeveden bir OFDM isaretini üretmektedir, ve OFDM
isaretini haberlesme yolu (13) vaslüislîla iletmektedir (Sekil 7).
Iletme cihazII (11) Sekil 8'de gösterilen, süre serpistirici (118), MISO/MIMO kodlaylEJ
(119), frekans serpistirici (120), ve frekans serpistirici (124) gibi bloklarI bazllârIlîl
kapsamaks- konfigüre edilebilecegini göz önünde bulundurunuz.
Sekil 9, Sekil 8'de gösterilen bit serpistiricinin (116) bir örnek konfigürasyonunu
göstermektedir.
Bit serpistirici (116) serpistirme verisine yönelik bir veri isleme cihaleÜ ve bir eslik
serpistirici (23), bir sütun bükme serpistiricisi (24), ve bir çogullama çözücü (DEMUX) (25)
kapsamaktadE Bit serpistiricinin (116) eslik serpistirici (23) ve sütun bükme serpistiricisinin
(24) bir veya ikisi olmaks- konfigüre edilebilecegini göz önünde bulundurunuz.
Eslik serpistirici (23) LDPC kodlay-n (115) tedarik edilen LDPC kodu üzerinde LDPC
kodunun eslik bitlerini farkllZIeslik biti konumlari serpistirmek için bir eslik serpistirme
gerçeklestirmektedir, ve eslik serpistirmeye tabi olan LDPC kodunu sütun bükme
serpistiricisine (24) tedarik etmektedir.
Sütun bükme serpistiricisi (24) eslik serpistiriciden (23) tedarik edilen LDPC kodu üzerinde bir
sütun bükme serpistirme gerçeklestirmektedir, ve sütun bükme serpistirmesine tabi olan
LDPC kodunu çogullama çözücüye (25) tedarik etmektedir.
Daha spesifik olarak, LDPC kodunun bir veya daha fazla kod bitinin ardIan iletilen LDPC
kodu Sekil 8'de gösterilen QAM kodlaylEllll?) kullanilârak ortogonal modülasyonun bir
isaretini temsil eden bir yIlîküme noktaslüla eslenmektedir.
Sütun bükme serpistiricisi (24) örnek olarak asagi açiKlanan sütun bükme serpistiricisinin,
LDPC kodlay- (115) kullanllân eslik kontrol matrisinin bir istege baglElsat-aki 1'lere
karsi gelen LDPC kodunun birden çok kod biti bir simgede kapsamayacaglîlsekilde eslik
serpistiriciden (23) tedarik edilen LDPC kodunun kod bitlerini yeniden slßlamak için yeniden
sülama islemesi gerçeklestirmektedir.
Çogullama çözücü (25) sütun bükme serpistiricisinden (24) tedarik edilen LDPC kodu
üzerinde, simgelere eslenecek LDPC kodlarII iki veya daha fazla kod bitinin konumlarIEl
degistirmek için permütasyon islemesi gerçeklestirmektedir, böylelikle LDPC kodu AWGN'ye
artlElIIhE direnç elde etmektedir. Çogullama çözücü (25) bunun ardIan, permütasyon
islemesinden elde edilen LDPC kodunun iki veya daha fazla kod bitini, QAM kodlaylîlýh (117)
(Sekil 8) bir simge olarak tedarik etmektedir.
ArdlEUan, Sekil 10 Sekil 8'de gösterilen LDPC kodlay-I (155) LDPC kodlamaslZliçin
kullandtglßslik kontrol matrisini (H) göstermektedir.
Eslik kontrol matrisi (H) bir LDGM (Düsük Yogunluklu Üretim Matrisi) yap_ sahiptir ve (sol
elemanlarElbilgi matrisi (HA) ve sag elemanlarüeslik matrisinin (HT) elemanlarßlan bir matris
olan) denklemle (H = [HAlHT]) ifade edilebilmektedir, burada bilgi matrisi (HA) bilgi bitlerine
karslHIZl gelen bir bölümdür ve eslik matrisi (HT) LDPC kodunun kod bitleri boyunca eslik
bitlerine karslmîlgelen bir bölümdür.
Burada, bilgi bitlerinin sayEIlIe bir LDPC kodu boyunca eslik bitlerinin sayEEKbaska bir
ifadeyle bir kod sözcügü) sßslýla bir bilgi uzunlugu (K) ve bir eslik uzunlugu (M) ile temsil
edilmektedir. Buna ek olarak bir LDPC kodunun kod bitlerinin saylîÇlbir kod uzunluguyla (N
(= K + M)) temsil edilmektedir.
LDPC kodunun bilgi uzunlugu (K) ve eslik uzunlugu (M), kod oran. uygun olarak saptanan
belirli bir kod uzunluguna (N) sahiptir. Buna ek olarak, eslik kontrol matrisi (H), (M) satlîlbrlîl
ve (N) sütunlar. sahip olan bir matristir. DolayElýla, bilgi matrisi (HA) bir (M) x (K) matrisi,
ve eslik matrisi (HT) bir (M) x (M) matrisidir.
Sekil 11 DVB-8.2, DVB-T.2, ve DVB-C2 standartlarlEUa belirlenen bir LDPC kodunun bir eslik
kontrol matrisinin (H) bir eslik matrisini (HT) göstermektedir.
Sekil 11'de gösterildigi gibi, DVB-T.2 ve benzer standartlarda belirlenen LDPC kodunun eslik
kontrol matrisinin (H) eslik matrisi (HT), 1 elemanlarII basamak seklinde düzenlendigi bir
basamak seklinde yaplýh sahip olan bir matristir (baska bir ifadeyle bir alt ikili kösegen
matris). Eslik matrisi (HT) birinci satlElEüçin 1 oranlEUa bir satlEag lEll[g]lEb ve geri kalan satlElar
tüm satlEIiar için 2 oranIa bir satlîlaglmgllüa sahiptir. Eslik matrisi (HT) birinci satlElîiçin 1
oranIa bir satEaglIlllgi- ve geri kalan satlEllar tüm satlEllar için 2 oranIa bir satEag [Elllgl-
sahiptir.
Yukar. aç[lZlanan sekilde, bir basamak seklinde yaplýb sahip olan bir eslik matrisi (HT)
kapsayan bir eslik kontrol matrisinin bir LDPC kodu, eslik kontrol matrisi (H) kullanilârak
kolayca üretilebilmektedir.
Daha spesifik olarak, bir LDPC kodu (baska bir ifadeyle bir kod sözcügü) bir satEvektörü (c)
tarafIEUan temsil edilmektedir ve satlElvektörü tarafIan tersine çevrilerek elde edilen bir
sütun vektörü (cT) olarak temsil edilmektedir. LDPC kodu olan satEvektöründe (c), ayrlîb bir
bilgi biti bölümü bir satlElvektörü (A) taraf-an temsil edilmektedir, ve bir eslik biti bölümü
bir satEvektörü (T) tarafIan temsil edilmektedir.
Bu durumda, satlElvektörü (c), (sol elemanlarEbir satEvektörünün (A) elemanlarÇlve sag
elemanlarEbir satEvektörünün (T) elemanlarlîblan) denklem (c = [AIT]) tarafIan ifade
edilmektedir, burada satßvektörü (A) bilgi bitlerine karsiIJKI gelmektedir, ve satlîlvektörü (T)
eslik bitlerine karsUJEgelmektedir.
LDPC kodu olarak görev gören eslik kontrol matrisi (H) ve satEvektörü (c = [AiT]) için (HcT
= 0) denklemine uymak gerekli olmaktadB Böylelikle, (HcT = 0) denklemine uyan satlEI
vektöründeki (c = [AIT]) eslik bitlerine karsHJE gelen satlE vektörünün (T) elemanlarII
degerleri,eslik kontrol matrisindeki (H 2 [HAiHT]) eslik matrisinin (HT) Sekil 11'de gösterilen
basamak seklindeki yapiya sahip oldugu durumda sülüveya ardlîm olarak denklemdeki
(HcT = 0) sütun vektörünün (HcT) ilgili satlEllarIaki elemanlar. süada birinci satlElaki
elemandan baslayarak sm ayarlanmaslýla saptanabilmektedir.
Sekil 12 DVB-T.2 ve benzer standartlarda belirlenen bir LDPC kodunun bir eslik kontrol
matrisini (H) gösteren bir diyagramdlü
DVB-T.2 ve benzer standartlarda belirlenen bir LDPC kodunun bir eslik kontrol matrisi(H),
birinci sütundan baslayarak (KX) sütunlarEiçin sütun aglîll[g]- (X), ardIian gelen (K3)
sütunlar. 3 oranli-ina bir sütun aglüllgllîila, ardIdan gelen (M-l) sütunlar. (2) oranIda bir
sütun agIEIligilüla, ve son sütun için (1) oranlEtla bir sütun aglElllglEa sahiptir.
Burada, (KX+K3+M-1+1) tarafIan verilen sütunlar. toplamlîllod uzunluguna (N) esittir.
Sekil 13 DVB-T.2 ve benzer standartlarda belirlenen bir LDPC kodunun ilgili kod oranlarür)
için sütun sayllârIIIGKX, K3, ve M) ve sütun aglîlilgilîaX) gösteren bir diyagramdß
kodlarülielirlenmektedir.
Buna ek olarak, 64800 bit oranIa bir kod uzunluguna (N) sahip bir LDPC kodu için 11 kod
belirlenmektedir, ve 16200 bit oranIa bir kod uzunluguna (N) sahip bir LDPC kodu için 10
bit'lik kod uzunluguna (N) “16k bit” olarak atlüia bulunulacaktlE
Bir eslik kontrol matrisindeki (H) bir yüksek sütun aglEIilgllEb sahip bir sütuna karsHJKlgelen bir
LDPC kodunun bir kod bitinin daha düsük bir hata oranßldugu iyi bilinmektedir.
Sekiller 12 ve 13'te gösterilen DVB-T.2 ve benzer standartlarda belirlenen bir eslik kontrol
matrisinde (H) sütun aglEli[glÇl eslik kontrol matrisinin (H) sütunlarII leâi saylglîbrttüîça
(baska bir ifadeyle, sütun eslik kontrol matrisinin (H) sol ucuna yaklastEa) düsmeye
yatkIdE Buna uygun olarak, hatalara dayanilZlEEEJ (veya hatalara direnç) eslik kontrol
matrisine (H) karsiIJKI gelen bir LDPC kodunun kod bitlerinin SÜ saylggrttüîça düsmektedir
(baska bir ifadeyle, birinci kod bitinin hatalara en çok dayanElZllZblmaya yatklEUlE), ve kod
bitlerinin si& saylgElartthlsa düsmeye yatkI olmaktadlîl(baska bir ifadeyle son kod biti
hatalara en az dayan[lZII]›lmaya yatkIlE).
ArdIEUan, Sekil 14, Sekil 8'de gösterilen QAM kodlay-I (117) 16QAM isletimi
gerçeklestirdigi bir durumda bir IQ düzleminde 16 simgeye (karslElZl gelen yIlîküme
noktalarIlEl) düzenlemesinin örnegini göstermektedir.
Daha spesifik olarak, Sekil 14'ün (A) klîlnEiDVB-TJ 16QAM'a ait simgeleri göstermektedir.
16QAM'de bir simge 4 bit olarak gösterilmektedir, ve 16 (:24) simge saglanmaktadß
Ilaveten, 16 simge (I) yönünde 4 simgenin ve (Q) yönünde 4 simgenin bir karesinde, (IQ)
düzleminin baslanglElEUa merkezlenmis olarak düzenlenmektedir.
Simdi, bir simge tarafIan temsil edilen bir bit sekans. ait en önemli bitten ((i+1).inci)
bitinin (yi) bitiyle temsil edildigini varsayarak, sonrasIa 16QAM'a ait bir simge tarafian
temsil edilen 4 bitin en önemli bitten baslayarak sßyla (yo, yi, yz, ve y3) bitleriyle temsil
edilebilmektedir. Modülasyon semasII16QAM oldugu bir durumda, LDPC kodlari. 4 kod
biti bir 4 bite (yo ila y3) ait bir simgeye (simge degerleri) (simgelenmektedir).
Sekil 14'ün (B) klîmEliöQAM simgesiyle temsil edilen 4 bitin (bundan sonra aynüamanda
Burada, simge bitlerinin (yi) (Sekil 14'te, i = 0, 1, 2, 3) bit slBIBhrElD'IlEl bir simge bitine (yi)
sahip ve 1'Iik bir simge bitine (yi) sahip bir simge arasIda bir sIEoImaktadE
Sekil 14'te (B) klglnIa gösterildigi gibi 16QAM simgesi tarafian temsil edilen 4 simge biti
(yo ila y3) boyunca en önemli simge biti (yo) için, yalnlîta bir bit sIlEIEUQ) düzleminde (Q)
ekseni boyunca uzanmaktadEl Ikinci simge biti (yi) (en önemli ikinci bit) için yalnlîta bir bit
sIlEllIaIQ) düzleminin (I) ekseni boyunca uzanmaktadlEI
Buna ek olarak, iki bit SIEJIEIEüçüncü simge biti (yz) için, biri simgelerin 4 x 4 karesindeki
soldan sayarak, birinci ve ikinci sütunlar arasIda olmak üzere, digeri üçüncü ve dördüncü
sütunlar arasia olmak üzere saglanmaktadlü
Buna ek olarak, iki bit sIlEIEüçüncü simge biti (y3) için, biri simgelerin 4 x 4 karesindeki
üstten sayarak, birinci ve ikinci sütunlar arasIa olmak üzere, digeri üçüncü ve dördüncü
sütunlar arasIa olmak üzere saglanmaktadlü
Simgeler tarafIan temsil edilen simge bitleri (yi ) bir bit sI-an araIlKIandlEllân simgelerin
saymrttllzça daha az hatalljblmaktadlîlwaska bir ifadeyle daha düsük hata 0Ias[[lg][)] ve bit
.. yaklEl olan simgelerin saymittßîça daha fazla hatalEbImaktadlE(baska bir ifadeyle
daha yüksek hata olasUIgiD]
Daha düsük hatalEbir bite (hatalara dayanlKJLIl"güçlü bit" olarak ve daha yüksek hatallîbir
bite (hatalara hassas) “zaylü bit” olarak at[flia bulunulacagElvarsayüiiaktadlü 16QAM
simgesinin 4 simge bitinde (ya ila y3), en önemli simge biti (yo) ve ikinci simge biti (yi) güçlü
bitlerdir ve üçüncü simge biti (Yz) ve dördüncü simge biti (y3) zaylElbitIerdir.
64QAM isletimini gerçeklestirdigi bir durumda bir (IQ) düzlemindeki (yIlîküme noktalar-
karsllllîlgelen) 64 simgenîn örnek düzenlemelerini göstermektedir.
64QAM'de bir simge 6 bit olarak temsil edilmektedir, ve 64 (= 26) simge saglanmaktadlEl
Ilaveten, 64 simge (I) yönünde 8 simgenin ve (Q) yönünde 8 simgenîn bir karesinde, (IQ)
düzleminin baslang-a merkezlenmis olarak düzenlenmektedir.
Bir 64QAM simgesinin simge bitleri sßslsîla en önemli bitten baslayarak bitler (yu, yi, yz, y3,
y4, ve y; ) tarafIan temsil edilebilmektedir. Modülasyon semasII 64QAM oldugu bir
durumda, LDPC kodlarIlEl 6 kod biti bir 6 bit simge bitine (ya ila ys) ait bir simgeye
eslenmektedir.
Burada, Sekil 15, 64QAM simgesinin simge bitlerinde (yo ila y5 , en önemli simge biti (yo) ve
ikinci simge bitinin (yi), Sekil 16 üçüncü simge biti (yz) ve dördüncü simge bitinin (y3), Sekil
17 besinci simge biti (y4) ve altlElclIgimge bitinin (y5) bit sIIEllarlîgiöstermektedir.
Sekil 15'te gösterildigi gibi her bir en önemli simge biti (ya) ve ikinci simge biti (yi) için bir bit
sIlEEtaglanmaktadlEl Ilaveten Sekil 16'da gösterildigi gibi her bir üçüncü simge biti (yz) ve
dördüncü simge biti (y3) için iki bit sIElßaglanmaktadB Ilaveten Sekil 17'de gösterildigi gibi
her bir besinci simge biti (y4) ve altlElclBimge biti (y5) için dört bit sIlEIlEaglanmaktadlEl
Buna uygun olarak 64QAM simgesinin simge bitlerinde (yo ila ys), en önemli simge biti (yo) ve
ikinci simge biti (yi) en güçlü bitlerdir ve üçüncü simge biti (yz) ve dördüncü simge biti (y3)
en güçlü ikinci bitlerdir. SonraleUa, besinci simge biti (y4) ve altlElclleimge biti (y5) zaylîl
bitlerdir.
Sekil 14'den ve ayrlîla Sekiller 15 ila 17'den, ortogonal modülasyon simgesinin simge
bitlerinin daha önemli bitlerin daha güçlü bitler ve daha az önemli bitlerin daha zaylîlbitler
olmas. yatkI oldugu kesfedilebilmektedir.
Sekil 18, bir uydu baglant-I haberlesme yolu (13) (Sekil 7) olarak kullanIIgiEIiJIr durumda
(IQ) düzlemindeki (yIlîküme noktalar. karslllld gelen) 4 simgenin bir örnek düzenlemesini
gösteren bir diyagramdlîlve Sekil 8'de gösterilen QAM kodlaylîlîa117) örnegin DVB-5.2 QPSK
simgelerinin bir diyagramßlan QPSK isletimi gerçeklestirmektedir.
DVB- düzleminin baslang-a merkezlenen bir 1 oranIda
yarlglapa (p) sahip olan bir çevrimin çevresi üzerindeki dört yIlîküme noktasII birine
eslenmektedir.
Sekil 19, bir uydu baglant-I haberlesme yolu (13) (Sekil 7) olarak kullanIiglElhir durumda
(IQ) düzlemindeki 8 simgenin bir örnek düzenlemesini gösteren bir diyagramdlîlve Sekil 8'de
gösterilen QAM kodlaylEE(117) örnegin DVB-8.2 8PSK simgelerinin bir diyagramlîblan 8PSK
isletimi gerçeklestirmektedir.
DVB- düzleminin baslang-a merkezlenen bir 1 oranIa
yarlglapa (p) sahip olan bir çevrimin çevresi üzerindeki sekiz ylüüme noktasII birine
eslenmektedir.
Sekil 20, bir uydu baglant-I haberlesme yolu (13) (Sekil 7) olarak kullanllglilbir durumda
(IQ) düzlemindeki 16 simgenin bir örnek düzenlemesini gösteren bir diyagramEl
kapsamaktadlü ve Sekil 8'de gösterilen QAM kodlayiED(117) örnegin DVB-5.2 16APSK
simgelerinin bir diyagramüilan 16APSK isletimi gerçeklestirmektedir.
Sekil 20'nin (A) klîlnElDVB-S.2 16APSK'nin yIlîküme noktalarII bir düzenlemesini
göstermektedir.
DVB- düzleminin baslang -a merkezlenen toplamda 16
yIiîküme noktasII birine, yani (R1) yarlglaplüla sahip olan bir çevrimin çevresi Üzerindeki 4
yIiîküme noktasi. ve bir (R2 (> R1)) yarlglapa sahip olan bir çevrimin çevresi üzerindeki 12
y lîküme noktasII birine eslenmektedir.
Sekil 20'nin (B) klgnElDVB-SJ 16APSK'nin yIlîküme noktalarII bir düzenlemesindeki
yarüaplarl (R2 ve R1) bir oranßlan, oranîay = R2/R1) göstermektedir.
DVB- oraniZI
(y) kod oran. bagllîcMarak degismektedir.
Sekil 21, bir uydu baglant-I haberlesme yolu (13) (Sekil 7) olarak kullan.[glîlbir durumda
(IQ) düzlemindeki 32 simgenin bir örnek düzenlemesini gösteren bir diyagramEI
kapsamaktadiü ve Sekil 8'de gösterilen QAM kodlaylE]:l(117) örnegin DVB-5.2 32APSK
simgelerinin bir diyagramüilan 32APSK isletimi gerçeklestirmektedir.
Sekil 21'in (A) kElnElDVB-Sl 32APSK'nin yIEküme noktalar.. bir düzenlemesini
göstermektedir.
DVB- düzleminin baslang -a merkezlenen toplamda 32
yIEküme noktasiEliEl birine, yani (R1) yarlgbpliîb sahip olan bir çevrimin çevresi üzerindeki 4
y.Eküme noktasi. ve bir (R2 (> R1) yarßpa sahip olan bir çevrimin çevresi üzerindeki 12
yIEküme noktasIlEl, ve bir (R3 (> R2)) yariglapa sahip olan bir çevrimin çevresi üzerindeki
16 y Eküme noktas.. birine eslenmektedir.
Sekil 21'in (B) klîmEIDVB-S.2 32APSK'nin yIEküme noktalar.. bir düzenlemesindeki
yarüaplar. (R2 ve R1) bir oranEbIan oranlîm = Rz/Ri) ve yarigiaplar. (R3 ve R1) bir oranEi
olan oranlîayz = R3/R1) göstermektedir.
DVB- oranEl
(yi) ve yarlglaplarIEJ(R3 ve R1) oranII (yz) her biri kod oran. bagliîilarak degismektedir.
Sekiller 18 ila 21 arasIa gösterilen yIEküme noktalarII düzenlemesine sahip olan ilgili
DVB- aynEEamanda
Sekiller 14 ila 17 arasIElda gösterilenlere benzeyen güçlü bitler ve zayitilbitler kapsamaktadlü
Burada, yukari Sekiller 12 ve 13'ten hareketle açiEIand [gllîüzere, LDPC kodlay-n (115)
çIKhn LDPC kodu (Sekil 8) hatalara dayanilZIDkod bitleri ve hatalara hassas kod bitleri
kapsamaktadlü
AyriEla, yukarlflla Sekiller 14 ila 21'den hareketle açlElandlgiElüzere, QAM kodlayiEEi(117)
taraflüdan gerçeklestirilen ortogonal modülasyonun bir simgesinin simge bitleri güçlü bitler
ve zayitjbitler kapsama ktad lü
Böylelikle, hatalara hassas olan ortogonal modülasyon simgesinin simge bitlerinin hatalar-
karsEliiassas olan LDPC kodlar. ait kod bitlerini atamak bütünüyle hatalara karsülayanßZIlJJglEl
azaltmaktadlEl
Buna uygun olarak, hatalara karsEhassas olan LDPC kodunun bir kod biti bir ortogonal
modülasyon simgesinin bir güçlü bitine (simge biti) ayrllâcaglîgekilde bir LDPC kodunun kod
bitlerini serpistirmek için konfigüre edilmis bir serpistirici ortaya konulmustur.
Sekil 9'da gösterilen çogullama çözücü (25) yukar- açlKlanan serpistiricinin islemesini
gerçeklestirebilmektedir.
Sekil 22 Sekil 9'da gösterilen çogullama çözücünün (25) islemesini gösteren diyagramlarlîl
kapsama ktad lü
Daha spesifik olarak, Sekil 22'nin (A) klîinüçogullama çözücünün (25) fonksiyonel
konfigürasyonunun bir örnegini göstermektedir.
Çogullama çözücü (25) bir bellek (31) ve bir permütasyon birimi (32) kapsamaktadE
LDPC kodlay-n (115) bellege (31) bir LDPC kodu tedarik edilmektedir.
Bellek (31) satlEI yönünde (yatay) (mb) bitleri ve sütun yönünde (dikey) (N/(mb)) bitleri
depolamak için depolama kapasitesine sahiptir. Bellege (31) tedarik edilen LDPC kodlarII
kod bitleri sütun yönünde yazllîhaktadlîl ve satlElyönünde okunmaktadEl Okuma kodu bitleri
permütasyon birimine (32) tedarik edilmektedir.
Burada, yukari açllZlandlglElgibi, (N) (=bilgi uzunlugu (K) + eslik uzunlugu (M)) LDPC
kodunun kod uzunlugunu temsil etmektedir.
Buna ek olarak (m) bir simgeye eslenen LDPC kodlarII kod bitlerinin say-Etemsil
etmektedir, ve (b) bir belirli pozitif tamsay-ve (m)'nin tamsayElkatlarIEIde etmek için bir
katsayEbelirtmektedir. Yukarlâa açlßandglîgibi, çogullama çözücü (25) katsaylZ(b)'nin tek
simgeleme araclDglüla çogullama çözücü (25) tarafIan elde edilen simgelerin say-[temsil
ettigi bir LDPC kodunun kod bitlerini bir simgeye eslemektedir (veya simgelemektedir).
Sekil 22'nin (A) klîrnlîliier bir simgenin 64 y. lîküme noktasIan birine eslendigi modülasyon
semasII 64QAM oldugu veya herhangi bir diger uygun modülasyon semasII oldugu bir
durumda çogullama çözücünün (25) bir örnek konfigürasyonunu göstermektedir. Bir simgeye
eslenecek olan LDPC kodunun kod bitlerinin saylîlîam) dolaylglýla 6 olmaktadß
Sekil 22'nin (A) klglnIa, ayrlEla katsayEKb) 1 olmaktadiB DolaylîlEa bellek (31) sütun
yönünde (N/(6 X 1)) bitlik ve satEyönünde ((6 X 1)) bitlik bir depolama kapasitesine sahiptir.
Burada, asagi, bellegin (31) satlEyönünde bir bite sahip olan ve sütun yönünde uzanan bir
depolama alani, uygun oldugu üzere “sütun” olarak atllîlia bulunulacaktlü Sekil 22'nin (A)
klîlnua bellek (31) (6 (= 6 x 1)) sütun kapsamaktadlîl
Çogullama çözücü (25) bellege (31) (sütun yönünde), yazma isleminin en soldaki sütundan
baslayarak saga dogru hareket ettigi bellegin (31) her bir sütununun üstünden ait. kadar
LDPC kodunun kod bitlerini yazmaktadß
Ayrlîh, kod bitlerinin en sagdaki sütunun tepeden asag- yazIII tamamlanmasi.
ardIan, kod bitleri satlEl yönünde, bellegin (31) tüm sütunlarII birinci sat-an
baslayarak, 6 bitlik birimler halinde (baska bir ifadeyle (mb) bitleri) bellekten (31)
okunmaktadlü Okuma kodu bitleri permütasyon birimine (32) tedarik edilmektedir.
Permütasyon birimi (32) bellekten (31) tedarik edilen 6 kod bitinin konumlarIEljegistirmek
için permütasyon islemesi gerçeklestirmektedir, ve sonuçta 6 simge olarak olusan 6 biti (yu,
yi, yz, y3, y4, ve y5 ) bir 64QAM simgesiyle temsil ederek çlElarmaktadE
Daha spesifik olarak, (mb) (burada, 6) kod bitleri satlZyönünde bellekten (31) okunmaktadlEI
Bellekten (31) okunan (mb) kod bitlerinin en önemlisinden (i.inci) bitinin bit (bi) ile temsil
edilmesi halinde (i = 0, 1, ..., (mb)-1 olmasElhalinde), bellekten (31) satEyönünde okunan 6
kod biti sÜsEla, en önemli bitten baslayarak bitler (bo, bi, bg, b3, b4, ve bs) ile temsil
edilebilmektedir.
Sekiller 12 ve 13'ten hareketle açllîianan sütun aglIlillZlarlZbakIilEtlan, (bo) yönündeki kod
bitleri, hatalara karsEdayanlKlEkod bitleri olmaktadlEl ve (bs) yönündeki kod bitleri hatalara
karsEßiassas kod bitleri olmaktadE
Permütasyon birimi (32) bellekten (31) okunan 6 kod biti (bo ila b5) boyunca hatalara karsü
hassas kod bitlerinin bir 64QAM simgesiyle temsil edilen simge bitleri (yo ila y5 ) boyunca
güçlü bitlere ayrllâbilecegi sekilde, bellekten (31) okunan 6 kod bitinin (bo ila bs ) konumlarIEl
degistirmek için permütasyon islemesi gerçeklestirmek için konhgüre edilmektedir.
Burada, bellekten (31) okunan 6 kod bitini (bo ila b5) degistirmeye ve bunlarlZbir 64QAM
simgesini temsil edilen 6 simge bitine (Yo ila ys) aylElnaya yönelik çesitli yöntemler birçok
sirket taraflEUan önerilmistir.
Sekil 22'nin (B) klgInElbir birinci permütasyon yöntemi göstermektedir, Sekil 22'nin (C) klglnEl
bir ikinci permütasyon yöntemi göstermektedir, ve Sekil 22'nin (D) künübir üçüncü
permütasyon yöntemi göstermektedir.
Sekil 22'nin (B) kEnEila Sekil 22'nin (D) klîm !Jaynüamanda asagi açllîlanan Sekil 23'te)
bir hattElbaglayan bitler (b) ve (yj) kod bitinin (bi) simgenin simge bitine (yj) ayrIlgIEEitsaret
etmektedir (baska baska bir ifadeyle kod bitinin (bi) konumu simge bitinin (yj) konumuyla yer
degistirilmektedir).
Sekil 22'nin (B) klglnIa gösterilen birinci permütasyon yönteminde üç permütasyon tipinden
birinin kullanIlIZlönerilmektedir. Sekil 22'nin (C) klghnlEUa gösterilen Ikinci permütasyon
yönteminde iki permütasyon tipinden birinin kullanIiEönerilmektedir.
Sekil 22'nin (D) klîlnIa gösterilen üçüncü permütasyon yönteminde altüpermütasyon
tipinin slßlßeçimi ve kullanllîönerilmektedir.
Sekil 23, her bir simgenin 64 y lîküme noktasIdan birine eslendigi modülasyon semasII
64QAM oldugu veya herhangi bir diger uygun modülasyon semasII oldugu bir durumda (ve
dolaylâlsîla Sekil 22'deki duruma benzer sekilde, bir simgeye eslenecek bir LDPC kodunun kod
bitlerinin saylgE(m) 6 olmaktadlE) ve katsayHanin 2 oldugu bir durumda bir çogullama
çözücünün (25) bir örnek konfigürasyonunu, ve aynlZlzamanda bir dördüncü permütasyon
yöntemini göstermektedir.
KatsayII (b) 2 oldugu durumda, bellek (31) sütun yönünde (N/(6 X 2)) bitlik ve satlEI
yönünde ((6 x 2)) bitlik bir depolama kapasitesine sahiptir ve (12 (= 6 x 2)) sütun
kapsamaktadlE
Sekil 23'ün (A) klgmlîllDPC kodlarII bellege (31) yaz-[glßßylgöstermektedin
Yukar- Sekil 22'den hareketle açllZlandlglEgibi, çogullama çözücü (25) bellege (31) (sütun
yönünde), yazma isleminin en soldaki sütundan baslayarak saga dogru hareket ettigi bellegin
(31) her bir sütununun üstünden alt. kadar LDPC kodunun kod bitlerini yazmaktadlEl
AyrlEla, kod bitlerinin en sagdaki sütunun tepeden asag- yazIiII tamamlanmasII
ardian, kod bitleri satlEl yönünde, bellegin (31) tüm sütunlarII birinci sat-dan
baslayarak, 12 bitlik birimler halinde (baska bir ifadeyle (mb) bitleri) bellekten (31)
okunmaktadlEl Okuma kodu bitleri permütasyon birimine (32) tedarik edilmektedir.
Permütasyon birimi (32) bellekten (31) tedarik edilen 12 kod bitinin konumlarIlIrliegistirmek
için dördüncü permütasyon yöntemini kullanarak permütasyon islemesi gerçeklestirmektedir,
ve iki 64QAM simgesini (baska baska bir ifadeyle (b) simgeleri) temsil eden 12 bit olarak
sonuçta olusan 12 biti, yani bir 64QAM simgesi temsi eden 6 simge bitini (yo, yi, Yz, y3, y4, ve
y5) ve bunu müteakip bir simgeyi temsil eden 6 simge bitini (yo, yi, yz, y3, y4, ve y5)
çüglarmaktadß
Burada, Sekil 23'ün (B) kEmESekil 23'ün (A) klîmlda gösterilen permütasyon birimi (32)
tarafIan gerçeklestirilen permütasyon islemesine yönelik bir yöntem olan bir dördüncü
permütasyon yöntemini göstermektedir.
Permütasyon islemesinde, katsayII (b) 2 oldugu durumda (aynlâamanda katsayIlEl (b) 3
veya daha fazla oldugu durumda) (mb) kod bitlerinin ardlEl(b) simgelerinin (mb) simgelerine
ayrIlgllEgöz önünde bulundurunuz. Asaglâa, Sekil 23 de dâhil olmak üzere, gösterimin
kolayl[gll3hd- ardl]Zl(b) simgelerinin (mb) simge bitlerinin en önemli bitinden ((i+1).inci) biti
bit (yi) (veya simge biti) ile temsil edilmektedir.
AWGN haberlesme yolunda hata-oranEl performansIEl arttlBin kod bitlerinin en iyi
permütasyon tipi, kod oranlEa, LDPC kodunun kod uzunluguna, modülasyon semaleb ve
benzerlerine dayanma ktad [E]
SonrasIa, Sekil 9'da gösterilen eslik serpistirici (23) gerçeklestirilen eslik serpistirme Sekiller
24 ila 26'dan hareketle açllZIanacaktE
Sekil 24 bir LDPC kodunun bir eslik kontrol matrisinin bir Tanner grafiginin (bir klîinIm
göstermektedir.
Sekil 24'te gösterildigi gibi, bir kontrol dügümüne baglEbIan iki degisken dügüme (karsIIJE
gelen kod bitleri) gibi es zamanllîblarak katlElbir sekilde silinmesi durumunda, kontrol dügümü
kontrol dügümüne baglEiiüm degisken dügümlere 1 degerinin olasEEgilEla esit olan 0 degerinin
olaslüg- sahip bir iletiyi geri göndermektedir. Dolaylîlýla, ayn [kontrol dügümüne baglüilan
birden çok degisken dügümün es zamanlDolarak silinmeye baslamaslZl veya benzeri
durumlarda kod çözme performansli kalitesi düsmektedir.
AynElzamanda , DVB-S.2,ve benzeri standartlarda belirlenen, Sekil 8'de gösterilen LDPC
kodlay-n (115) çilZbn LDPC kodu, bir IRA kodu olmaktadB ve Sekil 11'de gösterildigi gibi
eslik kontrol matrisinin (H) bir eslik matrisi (HT) basamak seklinde bir yaplýia sahiptir.
Sekil 25 bir basamak seklinde yaplýla, ve eslik matrisine (HT) karsima gelen bir Tanner
graûgine sahip olan bir eslik matrisi (HT) göstermektedir.
Daha spesifik olarak, Sekil 25'in (A) klginübir basamak seklinde yaplîla sahip bir eslik matrisi
(HT) göstermektedir, ve Sekil 25'in (B) klîln [Sekil 25'in (A) klghi a gösterilen eslik matrisine
(HT) karsHJIZigelen bir Tanner grafigi göstermektedir.
Bir basamak seklinde yaplîla sahip olan eslik matrisinde (HT), 1 elemanlar, her bir satlß
komsu olmaktadlE(birinci satElhariç). Böylelikle, eslik matrisinin (HT) Tanner grafiginde, eslik
matrisinde (HT) 1 degerine sahip iki komsu elemana karslIlKl gelen iki komsu degisken dügüm
aynlîltontrol dügümüne baglanmaktadlü
Buna uygun olarak, yukarüla açllZiandlglEgibi zincir hatalara, silinmelere ve benzerine bagIEI
olarak iki komsu degisken dügüme karsiIJIZl gelen eslik bitlerinde es zamanlljblarak meydana
gelen hatalar. olmaslîdurumunda, iki hatalEéslik bitine karsiIJEJ gelen iki degisken dügüme
(baska baska bir ifadeyle eslik bitlerini kullanarak iletileri saptanan degisken dügümler) bagIlZI
olan bir kontrol dügümü, kontrol dügümüne baglEblan degisken dügümlere 1 degerinin
olasülgll esit olan 0 degerinin olasHJgll sahip bir iletiyi geri göndermektedir. Kod çözme
performansli kalitesi böylelikle düsmektedir. SonrasIda, (ardllîlhatallîleslik bitinin saylîlîl
olan) veri blogu uzunlugunun artmasülurumunda, esit olasUJKlara sahip iletiyi geri gönderen
kontrol dügümlerinin saylgj kod çözme performansli kalitesinin daha da düsmesiyle
sonuçlanarak artmaktadlB
Buna uygun olarak, eslik serpistirici (23) (Sekil 9) LDPC kodlay-n (115) tedarik edilen
LDPC kodu üzerinde, yukar- açllZlanan kodlaylûîlperformansll kalitesinin düsmesini
önlemek amaciyla eslik bitlerini farklülaslik biti konumlar- serpistirmek için eslik serpistirme
gerçeklestirmektedir.
Sekil 26, Sekil 9'da gösterilen eslik serpistirici (23) tarafIan eslik serpistirmesine tabi olan
bir LDPC koduna karsl[[El gelen bir eslik kontrol matrisinin (H) bir eslik matrisini (HT)
göstermektedir.
Burada, DVB-S.2,ve benzeri standartlarda belirlenen, LDPC kodlay-n (115) çlElan LDPC
koduna karsüllîlgelen eslik kontrol matrisinin (H) bilgi matrisi (HA) çevrimsel yaplýb sahiptir.
geldigi bir yaplýla at[fila bulunmaktadIE Çevrimsel yaplEllEl örnekleri, (P) sütunlarIan birinci
sütununa karsiElZl gelen (P) sütununun her bir sat-aki “l"in konumunun, eslik uzunlugunu
(M) bölerek elde edilen degere (q) orantllIbir deger taraflEUan bir sütun yönünde çevrimsel
olarak kayd-@Dair yapElkapsamaktadlE Asag- çevrimsel yap-ki sütunlarI say_ (P)
uygun görüldügü üzere “çevrimsel yapII birim sütunlarII saylglîl olarak at[flla
bulunulacaktlEl
Yukarlilh Sekiller 12 ve 13'ten hareketle açlKlandlglEüzere DVB-5.2 ve benzer standartlarda
tip LDPC kodu kapsamaktadlEI Her iki tip LDPC kodu için, çevrimsel yapII birim sütunlarII
(P) sayEÇleslik uzunlugunun (M) (1) ve (M) hariç olarak, bölenlerinin biri 360 olacak sekilde
belirlenmektedir.
Buna ek olarak, eslik uzunlugu (M), kod oran. baglüolarak degisen bir deger (q)
kullanilârak denklem (M = q x P = q x 360) ile temsil edilen asal sayIn baska bir degere
sahiptir. Böylelikle, çevrimsel yapII birim sütunlarII (P) say- benzer olarak, deger (q)
aynllamanda eslik matrisinin (M) (1) ve (M) hariç olarak bölenlerinden biri olmaktadü ve
çevrimsel yapII birim sütunlarII (P) saylîlîltarafIan eslik uzunlugunu (M) bölerek
verilmektedir (baska bir ifadeyle eslik uzunlugu (M), eslik uzunlugunun (M) (P) ve (q)
bölenlerinin bir ürünü olmaktadlE).
Yukarlâb aç[lZIandlgll:lgibi, eslik serpistirici (23) (N)-bit LDPC kodu üzerinde, (K)'nI bilgi
uzunlugu, (x)'in O'dan büyük veya buna esit ve (P)'den az oldugu bir tamsayüve (y)'nin
O'dan büyük veya buna esit veya (q)'dan az bir tamsayEliJelirttigi, (N)-biti LDPC kodlarII kod
bitleri boyunca (K+qx+y+1).inci kod bitini (K+Py+x+1).inci kod bitine serpistirmek için eslik
serpistirme gerçeklestirmektedir.
(K+qx+y+1).inci kod biti ve (K+Py+x+1).inci kod biti, (K+1).inci kod biti ardIan
konumlandlîlân kod bitleri, ve dolaylglîla eslik bitleridir. Buna uygun olarak, LDPC kodunun
bir eslik bitinin konumu eslik serpistirme taraflîidan kaydlEIlßîaktadIB
Bu eslik serpistirme isleminde, kontrol dügümüne baglEblan degisken dügümlere (karsiEllZl
gelen eslik bitleri), çevrimsel yanII birim sütunlarII(P) saylîlîllarafldan baska bir ifadeyle
gösterilen örnekte, 360 bitle, birbirinden araIHZJandülmaktadlÜ böylelikle aynükontrol
dügümüne baglEblan birden çok degisken dügümdeki 360 bitten daha az bir veri blogu
uzunlugu için hatalar. es zamanllZblarak meydana gelmesini önlemektedir. Zincir hatalara
direnç dolaylîlîla iyilestirilebilmektedir.
(K+qx+y+1).inci kod bitinin (K+Py+x+1).inci kod biti konumuna serpistirilecegi sekilde eslik
serpistirmeden geçen LDPC kodu, orijinal eslik kontrol matrisinin (H) (K+qx+y+1).inci
sütununun (K+Py+x+1).inci sütunuyla yer degistirildigi sütun permütasyonuyla elde edilen
bir eslik kontrol matrisinin LDPC koduna özdestir (bundan sonra aynlîl zamanda
AyrlEh, Sekil 26'da gösterildigi gibi, dönüstürülmüs eslik kontrol matrisinin eslik matrisi, birim
sütunlarII saylîEaP) olan bir sözde-çevrimsel yapma sahiptir (Sekil 26'da, 360).
yapma atllîlla bulunmaktadlEl Sütun permütasyonu gerçeklestirilerek dönüstürülmüs, DVB-5.2
ve benzeri standartlarda belirlenen bir LDPC kodunun bir eslik kontrol matrisi üzerinde eslik
serpistirmeye kars[[[El gelen bir eslik kontrol matrisi, “1” elemanII yalnlîta birinin eksik
oldugu (baska bir ifadeyle “0” elemanII görüldügü) (asagi açllZIanan bir kaydlîilna
matrisine karsUJKl gelen) bir sag köse bölümünde 360 satlEllB ve 360 sütunluk bir bölüme
sahiptir. Bu bakndan, çevrimsel yapEllam bir çevrimsel yaplîtllegildir, bir sözde-çevrimsel yapEl
olarak adland Emiaktadß
Sekil 26'da gösterilen dönüstürülmüs eslik kontrol matrisinin satßlarI permütasyonu (satlEl
permütasyonu) gerçeklestirilerek eslik serpistirmeye karslIlKI gelen bir sütun permütasyonuna
ek olarak, dönüstürülen eslik kontrol matrisinin asagi açlKIanan bilesen matrislerini
kapsayacaglîsekilde orijinal eslik kontrol matrisi (H) üzerinde elde edilen bir matris oldugunu
göz önünde bulundurunuz.
Sonraletla, sütun bükme serpistirmesi Sekil 9'da gösterilen sütun bükme serpistiricisi (24)
tarafIan gerçeklestirilen yeniden sülama islemesi olarak Sekiller 27 ila 30'dan hareketle
açlEIanacaktlEl
Sekil 8'de gösterilen iletme cihazlîall) LDPC kodunun bir veya daha fazla kod bitini bir simge
olarak iletmektedir. Daha spesifik olarak, örnegin QPSK, bir simge olarak 2 kod bitinin iletimi
için bir modülasyon semaslîblarak kullanllîhaktadlEJ ve 16APSK veya 16QAM bir simge olarak
4 kod bitinin iletimi için bir modülasyon semaslîolarak kullanlEhaktadlE
2 kod bitinin bir simge olarak iletildigi bir durumda, bir silinme gibi belirli bir simgede
meydana gelen bir hata simgenin tüm kod bitlerinin hatallîblmaslüla (veya silinmesine) yol
açabilmektedir.
Buna uygun olarak, aynEkontrol dügümüne bagllîcblan (kod bitlerine karsIDEIgeIen) birden çok
degisken dügümünün kod çözme performansIEiyilestirmek için es zamanlljblarak silinmeye
baslama olasHJgllElazaltmak amaclýla, bir simgenin kod bitlerine karslJJIZl gelen degisken
dügümlerin aynElkontrol dügümüne baglanmasi. önlenmesi gerekmektedir.
Buna karslEl, DVB-S.2,ve benzeri standartlarda belirlenen, yukarlüb açllZlandiglElgibi LDPC
kodlay-n (
çevrimsel yaplýla sahiptir ve eslik matrisi (HT) basamak seklinde bir yaplýia sahiptir. Buna ek
olarak, Sekil 26'dan hareketle açllZlandlglljgiibi, eslik serpistirmeye tabi olan LDPC kodunun bir
eslik kontrol matrisi olan bir dönüstürülmüs eslik matrisinde, eslik matrisi aynüamanda bir
çevrimsel yaplýla (daha spesifik olarak, yukarlBh açlElandlglEgibi bir sözde-çevrimsel yaplýh)
sahiptir.
Sekil 27 dönüstürülmüs bir eslik kontrol matrisini göstermektedir.
Daha spesifik olarak, Sekil 27'nin (A) klglnElbir 64800 bitlik bir kod uzunluguna (N) ve 3/4 bir
kod oran. (r) sahip bir LDPC kodunun bir eslik kontrol matrisine (H) ait bir dönüstürülmüs
eslik kontrol matrisi göstermektedir.
Sekil 27'nin (A) kEinII dönüstürülmüs eslik kontrol matrisinde, 1 degerine sahip olan
elemanlari konumlarülioktalarla (“'”) isaret edilmektedir.
Sekil 27'nin (B) klîl'nEISekil 27'nin (A) kEinEUa gösterilen dönüstürülmüs eslik kontrol
matrisinin bir LDPC kodu üzerinde, yani eslik serpistirmesine tabi olmus bir LDPC kodunda
çogullama çözücünün (25) (Sekil 9) gerçeklestirme islemesini göstermektedir.
Sekil 27'nin (B) klglnia, her bir simgeyi 16APSK veya 16QAM gibi 16 yIlZ<üme
noktasIan birine eslemesi için bir modülasyon semasIEkullanarak, eslik serpistirmesine
tabi olan LDPC kodunun kod bitleri bir sütun yönünde çogullama çözücüde (25) bellegin (31)
dört sütununa yazllîhaktadB
Bellegin (31) dört sütununa sütun yönünde yazliân kod bitleri, ve bir satlElyönünde 4 bit'lik
birimler halinde okunmaktadEl ve bir simgeye eslenmektedir.
Bu durumda, bir simgeye eslenecek olan 4 kod biti (Bo, BI, Bg, ve B3), Sekil 27'nin (A)
kEinIa gösterilen dönüstürülmüs eslik kontrol matrisinin bir istege bagllZsat-aki 1'lere
karsHJKl gelen kod bitleri olabilmektedir. Bu durumda, kod bitlerine (Bo, Bl, 82, ve B3) karslmîl
gelen degisken dügümler aynElkontrol dügümüne baglanmaktadlEl
Buna uygun olarak, bir simgenin 4 kod bitinin (Bu, 81, 82, ve B3 ) dönüstürülmüs eslik kontrol
matrisinin bir istege baglEksat-aki 1'lere karsIIJIZl gelen kod bitleri olmasEldurumunda,
simgede meydana gelen bir silinmenin, slßslýla kod bitlerine (BO, Bi, B2, ve B3) kars gelen
degisken dügümlerin baglübldugu aynEkontrol dügümü için uygun bir iletiyi saptamasükod
çözme performansli kalitesini azaltarak zor olmaktadE
Aynllamanda 3/4 oranIaki kod oranEljlgüjaki kod oranlarElçin, aynü
bagllîblan birden çok degisken dügüme karsll]]îl gelen birden çok kod biti bir 16APSK veya
16QAM simgesine eslenebilmektedir.
Buna uygun olarak, sütun bükme serpistiricisi (24), dönüstürülmüs eslik kontrol matrisinin bir
istege baglEl sat-daki 1'lere karslEEJ gelen birden çok kod bitinin bir simgede
kapsanmayacaglîlsekilde, LDPC kodunun kod bitlerini serpistirmek için, eslik serpistiriciden
(23) tedarik edilen, eslik serpistirmeye tabi olan LDPC kodunun üzerinde sütun bükme
serpistirmesi gerçeklestirmektedir.
Sekil 28 bir sütun bükme serpistirmeyi gösteren bir diyagramdlE
Daha spesifik olarak, Sekil 28 çogullama çözücünün (25) bellegini (31) göstermektedir (Sekil
22 ve 23).
Sekil 22'den hareketle açllZlandlglEgibi bellek (31) sütun (dikey) yönünde (N/(mb)) bitleri ve
satlEl(yatay) yönünde (mb) bitleri depolamak için depolama kapasitesine sahiptir ve (mb)
sütunlarIElçermektedir. SonrasIda, sütun bükme serpistiricisi (24), bir LDPC kodunun bir
kod biti bellege (31) bir sütun yönünde yazUJEken ve bellekten (31) bir satB yönünde
okunurken, bir yazma baslatma konumunu kontrol ederek sütun bükme serpistirmeyi
gerçeklestirmektedir.
Daha spesifik olarak, sütun bükme serpistiricisi (24), bir simgeye eslenecek olan satEl
yönünde okunan birden çok kod bitinin dönüstürülmüs eslik kontrol matrisinin bir istege baglEl
süsia 1'lere kars[[l]ZJ gelen kod bitlerine karsUJKJ gelmeyecegi sekilde birden çok sütunun
her birinde baslayan bir kod bitinin yazliglEbir yazma baslatma konumunu uygun olarak
degistirmektedir (Yani, sütun bükme serpistiricisi (24) eslik kontrol matrisinin bir istege bagllîl
sat-aki 1'lere karsHJIZlgelen birden çok kod bitinin aynlîslimgeye dâhil edilmeyecegi sekilde
LDPC kodunun kod bitlerini yeniden sülamaktadlî).
Burada Sekil 28 modülasyon semasII16APSK veya 16QAM oldugu ve katsayII (b) Sekil
22'den hareketle açllaanan 1 oldugu bir durumda bellegin (31) bir örnek konûgürasyonunu
göstermektedir. Buna uygun olarak, bir simgeye eslenecek olan LDPC kodunun kod bitlerinin
bit sayEllm) 4 olmaktadIB ve bellek (31) 4 (= mb) sütun kapsamaktadlü
Sütun bükme serpistiricisi (24) (Sekil 2'de gösterilen çogullama çözücünün (25) yerine)
bellege (31) (sütun yönünde), yazma isleminin en soldaki sütundan baslayarak saga dogru
hareket ettigi bellegin (31) 4 sütununun her birinin üstünden ait. kadar LDPC kodunun kod
bitlerini yazmaktadlE
Ilaveten, kod bitlerinin en sagdaki sütunun tepeden asag- yazIiII tamamlanmasi.
ardIan, sütun bükme serpistiricisi (24), kod bitlerini satlEl yönünde, bellegin (31) tüm
sütunlarII birinci sat-an baslayarak, 4 bitlik birimler halinde (baska bir ifadeyle (mb)
bitleri) bellekten (31) okumaktadiÜ ve okunan kod bitlerini sütun bükme serpistirmeye tabi
olan LDPC kodlarüalarak çogullama çözücünün (25) permütasyon birimine (32) (Sekiller 22
ve 23) çüêrmaktadß
Bu baglamda, sütun bükme serpistiricisinde (24), her bir sütunun birinci (veya üst) adresinin
0 ile temsil edilmesi ve sütun yönündeki ilgili konumlari artan süyla düzenlenmis
tamsayllârla temsil edilmesi halinde, en soldaki sütun için yazma baslatma konumu (0)
adresindeki konuma ayarlanmaktadlEJ (soldan) ikinci sütun için yazma baslatma konumu (2)
adresindeki konuma ayarlanmaktadB üçüncü sütun için yazma baslatma konumu (4)
adresindeki konuma ayarlanmaktadß ve dördüncü sütun için yazma baslatma konumu (7)
adresindeki konuma ayarlanmaktadE
Yazma baslatma konumunun (0) adresinden baska bir adresin konumuna ayarlandlglîl
sütunun yukar-n asagEkod yazmasII ardlEUan, sütun bükme serpistiricisinin (24) birinci
konuma döndügünü (baska bir ifadeyle (O) adresindeki konumuna) ve kod bitlerini yazma
baslatma konumundan hemen önceki konumunda yazdlgllljgöz önünde bulundurunuz. Sütun
bükme serpistiricisi (24), ard Ian müteakip (sag) sütuna yazmaylîglierçeklestirmektedir.
Yukarlâa açlKIanan sütun bükme serpistirme islemi, DVB-T.2 ve benzeri standartlarda
belirlenen bir LDPC kodu için aynElkontrol dügümüne bagllîtblan birden çok degisken dügüme
karsillla gelen birden çok kod bitinin 16APSK veya 16QAM'nin bir simgesine eslenmesini
önleyebilmektedir. DolayElýla, kod çözme performansEbir silinmeye sahip bir haberlesme
yolunda iyilestirilebilmektedir.
Sekil 29 sütün bükme serpistirmesi ve yazma baslatma konumlarII adresleri için gerekli
olan bellegin (31) sütun say-ÇIDVB-T.2 standardIa belirlenen her biri 11 kod oran. ve
64800'Iik bir kod uzunluguna (N) sahip olan bir LDPC kodunun her biri için modülasyon
semalea iliskilendirilmis sekilde göstermektedir.
Örnegin, QPSK bir modülasyon semasElolarak kullanIia sokuldugunda, katsayEl(b) 1
olmaktadlîJ ve simgelerin bit sayüârüm) 2 olmaktadlEl Bu durumda, Sekil 29'da gösterildigi
gibi bellek (31) satlEl yönünde 2 x 1 (= mb) depolamak için 2 sütuna sahiptir ve sütun
yönünde 64800/(2 x 1) bit depolamaktadB
Ilaveten,bellegin (31) 2 sütunundan birincisi için yazma baslatma konumu (0) adresindeki
konuma ayarlanmaktadß ve ikinci sütun için yazma baslatma konumu (2) adresindeki
konuma ayarlanmaktadlü
Örnegin, Sekil 22'de gösterilen birinci ila üçüncü permütasyon tiplerinin birinin çogullama
çözücünün (25) permütasyon islemesinin permütasyon tipi olarak kullanIia sokulmasü
halinde katsaylîab) 1 olmaktadlEl(Sekil 9).
Örnegin, QPSK'nin bir modülasyon semasEblarak kullanIia sokulmasEhalinde katsaylZ(b) 2
olmaktadlEl ve bir simgenin bit saylîlîllm) 2 olmaktadlü Bu durumda, Sekil 29'da gösterildigi
gibi bellek (31) satlEIyönünde (2 x 2) bit depolamak için 4 sütuna sahiptir ve sütun yönünde
64800/(2 X 2) bit depolamaktadlE
Ilaveten, bellegin (31) 4 sütunundan birincisi için yazma baslatma konumu, (0) adresindeki
konuma ayarlanmaktadE ikinci sütun için yazma baslatma konumu (2) adresindeki konuma
ayarlanmaktadlîi üçüncü sütun için yazma baslatma konumu (4) adresindeki konuma
ayarlanmaktadlü ve dördüncü sütun için yazma baslatma konumu (7) adresindeki konuma
ayarlanmaktadlEI
Örnegin, Sekil 23'te gösterilen dördüncü permütasyon tipinin çogullama çözücünün (25)
permütasyon islemesinin permütasyon tipi olarak kullanIla sokulmasElhaIinde katsayII (b)
2 oldugunu göz Önünde bulundurunuz (Sekil 9).
Örnegin, 16QAM bir modülasyon semasüolarak kullanla sokuldugunda, katsayü(b) 1
olmaktadEl ve bir simgenin bitlerinin sayüm) 4 olmaktadlB Bu durumda, Sekil 29'da
gösterildigi gibi bellek (31) satlîlyönünde (4 x 1) bit depolamak için 4 sütuna sahiptir ve
sütun yönünde 64800/(4 x 1) bit depolamaktadEl
Ilaveten, bellegin (31) 4 sütunundan birincisi için yazma baslatma konumu, (0) adresindeki
konuma ayarlanmaktadB ikinci sütun için yazma baslatma konumu (2) adresindeki konuma
ayarlanmaktadlîl üçüncü sütun için yazma baslatma konumu (4) adresindeki konuma
ayarlanmaktadlîl ve dördüncü sütun için yazma baslatma konumu (7) adresindeki konuma
ayarlanmaktadlEI
Örnegin, 16QAM bir modülasyon semasElolarak kullanIia sokuldugunda, katsaylZl(b) 2
olmaktadlB ve bir simgenin bitlerinin saylgIKm) 4 olmaktadlEl Bu durumda, Sekil 29'da
gösterildigi gibi bellek (31) satlîlyönünde (4 x 2) bit depolamak için 8 sütuna sahiptir ve
sütun yönünde 64800/(4 x 2) bit depolamaktadlEl
Ilaveten, bellegin (31) 8 sütunundan birincisi için yazma baslatma konumu, (0) adresindeki
konuma ayarlanmaktadlîl ikinci sütun için yazma baslatma konumu (O) adresindeki konuma
ayarlanmaktadlîl üçüncü sütun için yazma baslatma konumu (2) adresindeki konuma
ayarlanmaktadlEl dördüncü sütun Için yazma baslatma konumu (4) adresindeki konuma
ayarlanmaktadlü besinci sütun için yazma baslatma konumu (4) adresindeki konuma
ayarlanmaktadlîl altlElcElsütun için yazma baslatma konumu (5) adresindeki konuma
ayarlanmaktadlîl yedinci sütun için yazma baslatma konumu (7) adresindeki konuma
ayarlanmaktadlEl ve sekizinci sütun için yazma baslatma konumu (7) adresindeki konuma
ayarlanmaktadlEI
Örnegin, 64QAM bir modülasyon semaslIrblarak kullanla sokuldugunda, katsayüb) 1, ve bir
simgenin bitlerinin saylêüm) 6 olmaktadlEl Bu durumda, Sekil 29'da gösterildigi gibi bellek
1) bit depolamaktadE
Ilaveten, bellegin (31) 6 sütunundan birincisi için yazma baslatma konumu, (0) adresindeki
konuma ayarlanmaktadlB ikinci sütun için yazma baslatma konumu (2) adresindeki konuma
ayarlanmaktadlîl üçüncü sütun için yazma baslatma konumu (5) adresindeki konuma
ayarlanmaktadlîl dördüncü sütun için yazma baslatma konumu (9) adresindeki konuma
ayarlanmaktadlîl besinci sütun için yazma baslatma konumu (10) adresindeki konuma
ayarlanmaktadlîl ve altlEIclleütun için yazma baslatma konumu (13) adresindeki konuma
ayarlanmaktadlEI
Örnegin, 64QAM bir modülasyon semaslîilarak kullanIia sokuldugunda, katsaylZQb) 2, ve bir
simgenin bitlerinin saymm) 6 olmaktadlü Bu durumda, Sekil 29'da gösterildigi gibi bellek
x 2) bit depolamaktadlEl
Ilaveten, bellegin (31) 12 sütunundan birincisi için yazma baslatma konumu, (0) adresindeki
konuma ayarlanmaktadü ikinci sütun için yazma baslatma konumu (0) adresindeki konuma
ayarlanmaktadlîl üçüncü sütun için yazma baslatma konumu (2) adresindeki konuma
ayarlanmaktadlîl dördüncü sütun için yazma baslatma konumu (2) adresindeki konuma
ayarlanmaktadB besinci sütun için yazma baslatma konumu (3) adresindeki konuma
ayarlanmaktadlîl altlEtüsütun için yazma baslatma konumu (4) adresindeki konuma
ayarlanmaktadlîl yedinci sütun için yazma baslatma konumu (4) adresindeki konuma
ayarlanmaktadlî) sekizinci sütun için yazma baslatma konumu (5) adresindeki konuma
ayarlanmaktadlîl dokuzuncu sütun için yazma baslatma konumu (5) adresindeki konuma
ayarlanmaktadlîl onuncu sütun için yazma baslatma konumu (7) adresindeki konuma
ayarlanmaktadlEJ onbirinci sütun için yazma baslatma konumu (8) adresindeki konuma
ayarlanmaktadlü ve onikinci sütun için yazma baslatma konumu (9) adresindeki konuma
ayarlanmaktadlEI
Örnegin, 1, ve
bir simgenin bitlerinin sayEEQm) 8 olmaktadlEl Bu durumda, Sekil 29'da gösterildigi gibi bellek
1) bit depolamaktadlB
Ilaveten, bellegin (31) 8 sütunundan birincisi için yazma baslatma konumu, (O) adresindeki
konuma ayarlanmaktadE ikinci sütun için yazma baslatma konumu (0) adresindeki konuma
ayarlanmaktadlîl üçüncü sütun için yazma baslatma konumu (2) adresindeki konuma
ayarlanmaktadlEl dördüncü sütun için yazma baslatma konumu (4) adresindeki konuma
ayarlanmaktadlîl besinci sütun için yazma baslatma konumu (4) adresindeki konuma
ayarlanmaktadlîl altlElcElsütun için yazma baslatma konumu (5) adresindeki konuma
ayarlanmaktadlîl yedinci sütun için yazma baslatma konumu (7) adresindeki konuma
ayarlanmaktadlîl ve sekizinci sütun için yazma baslatma konumu (7) adresindeki konuma
ayarlanmaktadlEl
Örnegin, 2, ve
bir simgenin bitlerinin saylîEdm) 8 olmaktadlü Bu durumda, Sekil 29'da gösterildigi gibi bellek
x 2) bit depolamaktadß
Ilaveten, bellegin (31) 16 sütunundan birincisi için yazma baslatma konumu, (0) adresindeki
konuma ayarlanmaktadlü ikinci sütun için yazma baslatma konumu (2) adresindeki konuma
ayarlanmaktadlîl üçüncü sütun için yazma baslatma konumu (2) adresindeki konuma
ayarlanmaktadlîl dördüncü sütun için yazma baslatma konumu (2) adresindeki konuma
ayarlanmaktadlîl besinci sütun için yazma baslatma konumu (2) adresindeki konuma
ayarlanmaktadB altlEtElsütun için yazma baslatma konumu (3) adresindeki konuma
ayarlanmaktadlîl yedinci sütun için yazma baslatma konumu (7) adresindeki konuma
ayarlanmaktadlîl sekizinci sütun için yazma baslatma konumu (15) adresindeki konuma
ayarlanmaktadlEl dokuzuncu sütun için yazma baslatma konumu (16) adresindeki konuma
ayarlanmaktadlEl onuncu sütun için yazma baslatma konumu (20) adresindeki konuma
ayarlanmaktadlîl onbirinci sütun için yazma baslatma konumu (22) adresindeki konuma
ayarlanmaktadlEJ onikinci sütun için yazma baslatma konumu (22) adresindeki konuma
ayarlanmaktadlü on üçüncü sütun için yazma baslatma konumu (27) adresindeki konuma
ayarlanmaktadlEl on dördüncü sütun için yazma baslatma konumu (27) adresindeki konuma
ayarlanmaktadlîl on besinci sütun için yazma baslatma konumu (28) adresindeki konuma
ayarlanmaktadlEl ve on altlîilcElsütun için yazma baslatma konumu (32) adresindeki konuma
ayarlanmaktadlEI
Örnegin, 1, ve
bir simgenin bitlerinin saylîl:(m) 10 olmaktadlE Bu durumda, Sekil 29'da gösterildigi gibi
bellek (31) satlîlyönünde (10 x 1) bit depolamak için 10 sütuna sahiptir ve sütun yönünde
64800/(10 x 1) bit depolamaktadlE
Ilaveten, bellegin (31) 10 sütunundan birincisi için yazma baslatma konumu, (0) adresindeki
konuma ayarlanmaktadlB Ikinci sütun Için yazma baslatma konumu (3) adresindeki konuma
ayarlanmaktadlîl üçüncü sütun için yazma baslatma konumu (6) adresindeki konuma
ayarlanmaktadlîl dördüncü sütun için yazma baslatma konumu (8) adresindeki
ayarlanmaktadlîl besinci sütun için yazma baslatma konumu (11) adresindeki
ayarlanmaktadlîl altlElcElsütun için yazma baslatma konumu (13) adresindeki
ayarlanmaktadlEl yedinci sütun için yazma baslatma konumu (15) adresindeki
ayarlanmaktadlîl sekizinci sütun için yazma baslatma konumu (17) adresindeki
ayarlanmaktadlEI dokuzuncu sütun için yazma baslatma konumu (18) adresindeki
ayarlanmaktadEl ve onuncu sütun için yazma baslatma konumu (20) adresindeki
ayarlanmaktadEI
konuma
konuma
konuma
konuma
konuma
konuma
konuma
Örnegin, 2, ve
bir simgenin bitlerinin saymm) 10 olmaktadlEl Bu durumda, Sekil 29'da gösterildigi gibi
bellek (31) satlElyönünde (10 x 2) bit depolamak için 20 sütuna sahiptir ve sütun yönünde
64800/(10 x 2) bit depolamaktadlE
Ilaveten, bellegin (31) 20 sütunundan birincisi için yazma baslatma konumu, (0) adresindeki
konuma ayarlanmaktadü ikinci sütun için yazma baslatma konumu (1) adresindeki
ayarlanmaktadlîl üçüncü sütun için yazma baslatma konumu (3) adresindeki
ayarlanmaktadlîl dördüncü sütun için yazma baslatma konumu (4) adresindeki
ayarlanmaktadlEl besinci sütun için yazma baslatma konumu (5) adresindeki
ayarlanmaktadlîl altlEtüsütun için yazma baslatma konumu (6) adresindeki
ayarlanmaktadlEJ yedinci sütun için yazma baslatma konumu (6) adresindeki
ayarlanmaktadlü sekizinci sütun için yazma baslatma konumu (9) adresindeki
ayarlanmaktadlEl dokuzuncu sütun için yazma baslatma konumu (13) adresindeki
ayarlanmaktadlîl onuncu sütun için yazma baslatma konumu (14) adresindeki
ayarlanmaktadlEl onbirinci sütun için yazma baslatma konumu (14) adresindeki
ayarlanmaktadlîl onikinci sütun için yazma baslatma konumu (16) adresindeki
ayarlanmaktadlîl on üçüncü sütun için yazma baslatma konumu (21) adresindeki
ayarlanmaktadlîl on dördüncü sütun için yazma baslatma konumu (21) adresindeki
ayarlanmaktadlîl on besinci sütun için yazma baslatma konumu (23) adresindeki
ayarlanmaktadlü on altlEtElsütun için yazma baslatma konumu (25) adresindeki
ayarlanmaktadlîl on yedinci sütun için yazma baslatma konumu (25) adresindeki
ayarlanmaktadlîl on sekizinci sütun için yazma baslatma konumu (26) adresindeki
konuma
konuma
konuma
konuma
konuma
konuma
konuma
konuma
konuma
konuma
konuma
konuma
konuma
konuma
konuma
konuma
konuma
ayarlanmaktadlEl on dokuzuncu sütun için yazma baslatma konumu (28) adresindeki konuma
ayarlanmaktadlElve yirminci sütun için yazma baslatma konumu (30) adresindeki
konuma
ayarlanmaktadß
Örnegin, 1, ve
bir simgenin bitlerinin sayElJm) 12 olmaktadlEl Bu durumda, Sekil 29'da gösterildigi gibi
bellek (31) satlrîlyönünde (12 x 1) bit depolamak için 12 sütuna sahiptir ve sütun yönünde
64800/(12 x 1) bit depolamaktadlE
Ilaveten, bellegin (31) 12 sütunundan birincisi için yazma baslatma konumu, (0) adresindeki
konuma ayarlanmaktadlB Ikinci sütun için yazma baslatma konumu (0) adresindeki konuma
ayarlanmaktadlîl üçüncü sütun için yazma baslatma konumu (2) adresindeki konuma
ayarlanmaktadlîl dördüncü sütun için yazma baslatma konumu (2) adresindeki konuma
ayarlanmaktadlîl besinci sütun için yazma baslatma konumu (3) adresindeki konuma
ayarlanmaktadlîl altlElcElsütun için yazma baslatma konumu (4) adresindeki konuma
ayarlanmaktadlîl yedinci sütun için yazma baslatma konumu (4) adresindeki konuma
ayarlanmaktadB sekizinci sütun için yazma baslatma konumu (5) adresindeki konuma
ayarlanmaktadlîl dokuzuncu sütun için yazma baslatma konumu (5) adresindeki konuma
ayarlanmaktadlîl onuncu sütun için yazma baslatma konumu (7) adresindeki konuma
ayarlanmaktadlî) onbirinci sütun için yazma baslatma konumu (8) adresindeki konuma
ayarlanmaktadlîl ve onikinci sütun için yazma baslatma konumu (9) adresindeki konuma
ayarlanmaktadlEI
Örnegin, 2, ve
bir simgenin bitlerinin saylîüm) 12 olmaktadE Bu durumda, Sekil 29'da gösterildigi gibi
bellek (31) satlElyönünde (12 X 2) bit depolamak için 24 sütuna sahiptir ve sütun yönünde
64800/(12 X 2) bit depolamaktadlE
Ilaveten, bellegin (31) 24 sütunundan birincisi için yazma baslatma konumu, (0) adresindeki
konuma ayarlanmaktadE ikinci sütun için yazma baslatma konumu (5) adresindeki konuma
ayarlanmaktadlîl üçüncü sütun için yazma baslatma konumu (8) adresindeki konuma
ayarlanmaktadlü dördüncü sütun için yazma baslatma konumu (8) adresindeki konuma
ayarlanmaktadlîl besinci sütun için yazma baslatma konumu (8) adresindeki konuma
ayarlanmaktadlîl altlElclIlsütun için yazma baslatma konumu (8) adresindeki konuma
ayarlanmaktadlîl yedinci sütun için yazma baslatma konumu (10) adresindeki konuma
ayarlanmaktadlîl sekizinci sütun Için yazma baslatma konumu (10) adresindeki konuma
ayarlanmaktadlîl dokuzuncu sütun için yazma baslatma konumu (10) adresindeki konuma
ayarlanmaktadlîl onuncu sütun için yazma baslatma konumu (12) adresindeki konuma
ayarlanmaktadlîl onbirinci sütun için yazma baslatma konumu (13) adresindeki konuma
ayarlanmaktadlîl onikinci sütun için yazma baslatma konumu (16) adresindeki konuma
ayarlanmaktadlEl on üçüncü sütun için yazma baslatma konumu (17) adresindeki konuma
ayarlanmaktadlîl on dördüncü sütun için yazma baslatma konumu (19) adresindeki konuma
ayarlanmaktadlEI on besinci sütun için yazma baslatma konumu (21) adresindeki konuma
ayarlanmaktadEl on altlEbElsütun için yazma baslatma konumu (22) adresindeki konuma
ayarlanmaktadlîl on yedinci sütun için yazma baslatma konumu (23) adresindeki konuma
ayarlanmaktadlîl on sekizinci sütun için yazma baslatma konumu (26) adresindeki konuma
ayarlanmaktadlEI on dokuzuncu sütun için yazma baslatma konumu (37) adresindeki konuma
ayarlanmaktadlîl yirminci sütun için yazma baslatma konumu (39) adresindeki konuma
ayarlanmaktadlîl yirmi birinci sütun için yazma baslatma konumu (40) adresindeki konuma
ayarlanmaktadlîl yirmi ikinci sütun için yazma baslatma konumu (41) adresindeki konuma
ayarlanmaktadlîl yirmi üçüncü sütun için yazma baslatma konumu (41) adresindeki konuma
ayarlanmaktadB ve yirmi dördüncü sütun için yazma baslatma konumu (41) adresindeki
konuma ayarlanmaktadlü
Sekil 30 sütün bükme serpistirmesi ve yazma baslatma konumlarII adresleri için gerekli
olan, bellegin (31) sütun say-DDVB-T.2 standard Ida belirlenen her biri 10 kod oran. ve
16200'Iük bir kod uzunluguna (N) sahip olan bir LDPC kodunun her biri için modülasyon
semaslýla iliskilendirilmis sekilde göstermektedir.
Örnegin, QPSK'nin bir modülasyon semasEblarak kullanIia sokulmasEhalinde katsayüb) 1
olmaktadß ve bir simgenin bit saylEEQm) 2 olmaktadlü Bu durumda, Sekil 30'da gösterildigi
gibi bellek (31) satEIyönünde (2 X 1) bit depolamak için 2 sütuna sahiptir ve sütun yönünde
16200/(2 x 1) bit depolamaktadlE
Ilaveten,bellegin (31) 2 sütunundan birincisi için yazma baslatma konumu (0) adresindeki
konuma ayarlanmaktadü ve ikinci sütun için yazma baslatma konumu (0) adresindeki
konuma ayarlanmaktadlîl
Örnegin, QPSK'nin bir modülasyon semaslîblarak kullanma sokulmasEhalinde katsayüb) 2
olmaktadlü ve bir simgenin bit sayElIQm) 2 olmaktadlE Bu durumda, Sekil 30'da gösterildigi
gibi bellek (31) satlElyönünde (2 x 2) bit depolamak için 4 sütuna sahiptir ve sütun yönünde
16200/(2 x 2) bit depolamaktadlü
Ilaveten, bellegin (31) 4 sütunundan birincisi için yazma baslatma konumu, (0) adresindeki
konuma ayarlanmaktadlü ikinci sütun için yazma baslatma konumu (2) adresindeki konuma
ayarlanmaktadlîl üçüncü sütun için yazma baslatma konumu (3) adresindeki konuma
ayarlanmaktadlîl ve dördüncü sütun için yazma baslatma konumu (3) adresindeki konuma
ayarlanmaktadlEl
Örnegin, 16QAM bir modülasyon semasüolarak kullanma sokuldugunda, katsayEI(b) 1
olmaktadü ve bir simgenin bitlerinin saylâEKm) 4 olmaktadlB Bu durumda, Sekil 30'da
gösterildigi gibi bellek (31) satlEyönünde (4 x 1) bit depolamak için 4 sütuna sahiptir ve
sütun yönünde 16200/(4 x 1) bit depolamaktadlîl
Ilaveten, bellegin (31) 4 sütunundan birincisi için yazma baslatma konumu, (0) adresindeki
konuma ayarlanmaktadlü ikinci sütun için yazma baslatma konumu (2) adresindeki konuma
ayarlanmaktadB üçüncü sütun için yazma baslatma konumu (3) adresindeki konuma
ayarlanmaktadlîl ve dördüncü sütun için yazma baslatma konumu (3) adresindeki konuma
ayarlanmaktadß
Örnegin, 16QAM bir modülasyon semaslZlolarak kullanma sokuldugunda, katsayEl(b) 2
olmaktadE ve bir simgenin bitlerinin saylgEKm) 4 olmaktadlEl Bu durumda, Sekil 30'da
gösterildigi gibi bellek (31) satlElyönünde (4 x 2) bit depolamak için 8 sütuna sahiptir ve
sütun yönünde 16200/(4 x 2) bit depolamaktadlü
Ilaveten, bellegin (31) 8 sütunundan birincisi için yazma baslatma konumu, (0) adresindeki
konuma ayarlanmaktadß ikinci sütun için yazma baslatma konumu (0) adresindeki konuma
ayarlanmaktadlîl üçüncü sütun için yazma baslatma konumu (0) adresindeki konuma
ayarlanmaktadlîl dördüncü sütun için yazma baslatma konumu (1) adresindeki konuma
ayarlanmaktadlîl besinci sütun için yazma baslatma konumu (7) adresindeki konuma
ayarlanmaktadlîl altlEicElsütun için yazma baslatma konumu (20) adresindeki konuma
ayarlanmaktadlîl yedinci sütun için yazma baslatma konumu (20) adresindeki konuma
ayarlanmaktadlîl ve sekizinci sütun için yazma baslatma konumu (21) adresindeki konuma
ayarlanmaktadlîl
Örnegin, 64QAM bir modülasyon semasßlarak kullanIia sokuldugunda, katsayllb) 1, ve bir
simgenin bitlerinin sayElJm) 6 olmaktadlEl Bu durumda, Sekil 30'da gösterildigi gibi bellek
1) bit depolamaktadlEl
Ilaveten, bellegin (31) 6 sütunundan birincisi için yazma baslatma konumu, (0) adresindeki
konuma ayarlanmaktadß ikinci sütun için yazma baslatma konumu (0) adresindeki konuma
ayarlanmaktadlEI üçüncü sütun için yazma baslatma konumu (2) adresindeki konuma
ayarlanmaktadEl dördüncü sütun için yazma baslatma konumu (3) adresindeki konuma
ayarlanmaktadlîl besinci sütun için yazma baslatma konumu (7) adresindeki konuma
ayarlanmaktadlîl ve altlEtElsütun için yazma baslatma konumu (7) adresindeki konuma
ayarlanmaktadlEI
Örnegin, 64QAM bir modülasyon semasüblarak kullanIia sokuldugunda, katsayEab) 2, ve bir
simgenin bitlerinin sayElJm) 6 olmaktadlEl Bu durumda, Sekil 30'da gösterildigi gibi bellek
x 2) bit depolamaktadEl
Ilaveten, bellegin (31) 12 sütunundan birincisi için yazma baslatma konumu, (0) adresindeki
konuma ayarlanmaktadlü Ikinci sütun için yazma baslatma konumu (O) adresindeki konuma
ayarlanmaktadlEl üçüncü sütun için yazma baslatma konumu (O) adresindeki konuma
ayarlanmaktadlîl dördüncü sütun için yazma baslatma konumu (2) adresindeki konuma
ayarlanmaktadlEl besinci sütun için yazma baslatma konumu (2) adresindeki konuma
ayarlanmaktadlü altlElcElsütun için yazma baslatma konumu (2) adresindeki konuma
ayarlanmaktadlîl yedinci sütun için yazma baslatma konumu (3) adresindeki konuma
ayarlanmaktadlîl sekizinci sütun için yazma baslatma konumu (3) adresindeki konuma
ayarlanmaktadlEl dokuzuncu sütun için yazma baslatma konumu (3) adresindeki konuma
ayarlanmaktadlîl onuncu sütun için yazma baslatma konumu (6) adresindeki konuma
ayarlanmaktadlîl onbirinci sütun için yazma baslatma konumu (7) adresindeki konuma
ayarlanmaktadlîl ve onikinci sütun için yazma baslatma konumu (7) adresindeki konuma
ayarlanmaktadlEI
Örnegin, 1, ve
bir simgenin bitlerinin sayEEam) 8 olmaktadlü Bu durumda, Sekil 30'da gösterildigi gibi bellek
1) bit depolamaktadE
Ilaveten, bellegin (31) 8 sütunundan birincisi için yazma baslatma konumu, (0) adresindeki
konuma ayarlanmaktadlü ikinci sütun için yazma baslatma konumu (0) adresindeki konuma
ayarlanmaktadlîl Üçüncü sütun için yazma baslatma konumu (O) adresindeki konuma
ayarlanmaktadlîl dördüncü sütun için yazma baslatma konumu (1) adresindeki konuma
ayarlanmaktadlîl besinci sütun için yazma baslatma konumu (7) adresindeki konuma
ayarlanmaktadlEI altlTitElsütun için yazma baslatma konumu (20) adresindeki konuma
ayarlanmaktadEl yedinci sütun için yazma baslatma konumu (20) adresindeki konuma
ayarlanmaktadlîl ve sekizinci sütun için yazma baslatma konumu (21) adresindeki konuma
ayarlanmaktadlEl
Örnegin, 1, ve
bir simgenin bitlerinin sayEüm) 10 olmaktadE Bu durumda, Sekil 30'da gösterildigi gibi
bellek (31) satlElyönünde (10 x 1) bit depolamak için 10 sütuna sahiptir ve sütun yönünde
16200/(10 x 1) bit depolamaktadlE
Ilaveten, bellegin (31) 10 sütunundan birincisi için yazma baslatma konumu, (0) adresindeki
konuma ayarlanmaktadß ikinci sütun için yazma baslatma konumu (1) adresindeki konuma
ayarlanmaktadlEl üçüncü sütun için yazma baslatma konumu (2) adresindeki konuma
ayarlanmaktadlEl dördüncü sütun için yazma baslatma konumu (2) adresindeki konuma
ayarlanmaktadlîl besinci sütun için yazma baslatma konumu (3) adresindeki konuma
ayarlanmaktadlEJ altlElcElsütun için yazma baslatma konumu (3) adresindeki konuma
ayarlanmaktadlü yedinci sütun için yazma baslatma konumu (4) adresindeki konuma
ayarlanmaktadlEl sekizinci sütun için yazma baslatma konumu (4) adresindeki konuma
ayarlanmaktadlîl dokuzuncu sütun için yazma baslatma konumu (5) adresindeki konuma
ayarlanmaktadlEl ve onuncu sütun için yazma baslatma konumu (7) adresindeki konuma
ayarlanmaktadlEI
Örnegin, 2, ve
bir simgenin bitlerinin saylîl:(m) 10 olmaktadlE Bu durumda, Sekil 30'da gösterildigi gibi
bellek (31) satlîlyönünde (10 x 2) bit depolamak için 20 sütuna sahiptir ve sütun yönünde
16200/(10 x 2) bit depolamaktadlü
Ilaveten, bellegin (31) 20 sütunundan birincisi için yazma baslatma konumu, (0) adresindeki
konuma ayarlanmaktadlB ikinci sütun için yazma baslatma konumu (O) adresindeki konuma
ayarlanmaktadlîl üçüncü sütun için yazma baslatma konumu (0) adresindeki konuma
ayarlanmaktadlîl dördüncü sütun için yazma baslatma konumu (2) adresindeki
ayarlanmaktadlîl besinci sütun için yazma baslatma konumu (2) adresindeki
ayarlanmaktadlîl altlElcElsütun için yazma baslatma konumu (2) adresindeki
ayarlanmaktadlEl yedinci sütun için yazma baslatma konumu (2) adresindeki
ayarlanmaktadlîl sekizinci sütun için yazma baslatma konumu (2) adresindeki
ayarlanmaktadlEI dokuzuncu sütun için yazma baslatma konumu (5) adresindeki
ayarlanmaktadEl onuncu sütun için yazma baslatma konumu (5) adresindeki
ayarlanmaktadlîl onbirinci sütun için yazma baslatma konumu (5) adresindeki
ayarlanmaktadlîl onikinci sütun için yazma baslatma konumu (5) adresindeki
ayarlanmaktadlEl on üçüncü sütun için yazma baslatma konumu (5) adresindeki
ayarlanmaktadlîl on dördüncü sütun için yazma baslatma konumu (7) adresindeki
ayarlanmaktadlîl on besinci sütun için yazma baslatma konumu (7) adresindeki
ayarlanmaktadlîl on altlEtEbütun için yazma baslatma konumu (7) adresindeki
ayarlanmaktadlî) on yedinci sütun için yazma baslatma konumu (7) adresindeki
ayarlanmaktadB on sekizinci sütun için yazma baslatma konumu (8) adresindeki
ayarlanmaktadlîl on dokuzuncu sütun için yazma baslatma konumu (8) adresindeki
ayarlanmaktadlrîlve yirminci sütun için yazma baslatma konumu (10) adresindeki
ayarlanmaktadEI
konuma
konuma
konuma
konuma
konuma
konuma
konuma
konuma
konuma
konuma
konuma
konuma
konuma
konuma
konuma
konuma
konuma
Örnegin, 1, ve
bir simgenin bitlerinin saylgllm) 12 olmaktadlü Bu durumda, Sekil 30'da gösterildigi gibi
bellek (31) satEyönünde (12 x 1) bit depolamak için 12 sütuna sahiptir ve sütun yönünde
16200/(12 x 1) bit depolamaktadlü
Ilaveten, bellegin (31) 12 sütunundan birincisi için yazma baslatma konumu, (0) adresindeki
konuma ayarlanmaktadB ikinci sütun için yazma baslatma konumu (0) adresindeki
ayarlanmaktadlîl üçüncü sütun için yazma baslatma konumu (0) adresindeki
ayarlanmaktadlîl dördüncü sütun için yazma baslatma konumu (2) adresindeki
ayarlanmaktadlEl besinci sütun için yazma baslatma konumu (2) adresindeki
ayarlanmaktadlü altlEkzElsütun için yazma baslatma konumu (2) adresindeki
ayarlanmaktadlîl yedinci sütun için yazma baslatma konumu (3) adresindeki
ayarlanmaktadlîl sekizinci sütun için yazma baslatma konumu (3) adresindeki
ayarlanmaktadlîj dokuzuncu sütun için yazma baslatma konumu (3) adresindeki
ayarlanmaktadlîl onuncu sütun için yazma baslatma konumu (6) adresindeki
ayarlanmaktadlîl onbirinci sütun için yazma baslatma konumu (7) adresindeki
konuma
konuma
konuma
konuma
konuma
konuma
konuma
konuma
konuma
konuma
ayarlanmaktadlîl ve onikinci sütun için yazma baslatma konumu (7) adresindeki
ayarlanmaktadlEl
konuma
Örnegin, 2, ve
bir simgenin bitlerinin saymm) 12 olmaktadE Bu durumda, Sekil 30'da gösterildigi gibi
bellek (31) satlElyönünde (12 x 2) bit depolamak için 24 sütuna sahiptir ve sütun yönünde
16200/(12 x 2) bit depolamaktadlB
Ilaveten, bellegin (31) 24 sütunundan birincisi için yazma baslatma konumu, (0) adresindeki
konuma ayarlanmaktadlîJ ikinci sütun için yazma baslatma konumu (0) adresindeki
ayarlanmaktadlîl üçüncü sütun için yazma baslatma konumu (0) adresindeki
ayarlanmaktadlîl dördüncü sütun için yazma baslatma konumu (0) adresindeki
ayarlanmaktadlîl besinci sütun Için yazma baslatma konumu (0) adresindeki
ayarlanmaktadlîl altlElcElsütun için yazma baslatma konumu (O) adresindeki
ayarlanmaktadB yedinci sütun için yazma baslatma konumu (0) adresindeki
ayarlanmaktadlîl sekizinci sütun için yazma baslatma konumu (1) adresindeki
ayarlanmaktadlîl dokuzuncu sütun için yazma baslatma konumu (1) adresindeki
ayarlanmaktadlEl onuncu sütun için yazma baslatma konumu (1) adresindeki
ayarlanmaktadlEl onbirinci sütun için yazma baslatma konumu (2) adresindeki
ayarlanmaktadlîl onikinci sütun için yazma baslatma konumu (2) adresindeki
ayarlanmaktadlEJ on üçüncü sütun için yazma baslatma konumu (2) adresindeki
ayarlanmaktadlü on dördüncü sütun için yazma baslatma konumu (3) adresindeki
ayarlanmaktadlEl on besinci sütun için yazma baslatma konumu (7) adresindeki
ayarlanmaktadlîl on altlEbEbütun için yazma baslatma konumu (9) adresindeki
ayarlanmaktadlEl on yedinci sütun için yazma baslatma konumu (9) adresindeki
ayarlanmaktadlîl on sekizinci sütun için yazma baslatma konumu (9) adresindeki
ayarlanmaktadlîl on dokuzuncu sütun için yazma baslatma konumu (10) adresindeki
ayarlanmaktadlîl yirminci sütun için yazma baslatma konumu (10) adresindeki
ayarlanmaktadlîl yirmi birinci sütun için yazma baslatma konumu (10) adresindeki
ayarlanmaktadlü yirmi ikinci sütun için yazma baslatma konumu (10) adresindeki
ayarlanmaktadlîl yirmi üçüncü sütun için yazma baslatma konumu (10) adresindeki
konuma
konuma
konuma
konuma
konuma
konuma
konuma
konuma
konuma
konuma
konuma
konuma
konuma
konuma
konuma
konuma
konuma
konuma
konuma
konuma
konuma
konuma
ayarlanmaktadlîl ve yirmi dördüncü sütun için yazma baslatma konumu (11) adresindeki
konuma ayarlanmaktadIB
Sekil 31, Sekil 8 gösterilen LDPC kodlay- (115), bit serpistiricide (116) ve bir QAM
kodlay- (117) gerçeklestirilen bir islemi gösteren bir aklgsemasIlB
LDPC kodlayiEEi( tedarik edilecek LDPC hedef verisini
beklemektedir. AdI S LDPC hedef verisini bir LDPC koduna
kodlamaktadlîl ve LDPC kodunu bir bit serpistiriciye (116) tedarik etmektedir. Sonrasia
üzerinde bir bit serpistirme gerçeklestirmektedir, ve bit serpistirmeye tabi olan LDPC kodunu
simgelestirerek elde edilen bir simgeyi bir QAM kodlaylîlß (117) tedarik etmektedir.
SonrasIa islem 5103 adli. ilerlemektedir.
kodlay-n (115) tedarik edilen LDPC kodu üzerinde bir eslik serpistirme
gerçeklestirmektedir, ve eslik serpistirmeye tabi olan LDPC kodunu sütun bükme
serpistiricisine (24) tedarik etmektedir.
Sütun bükme serpistiricisi (24) eslik serpistiriciden (23) tedarik edilen LDPC kodu üzerinde bir
sütun bükme serpistirme gerçeklestirmektedir, ve sonuçta olusan LDPC kodunu çogullama
çözücüye (25) tedarik etmektedir.
Çogullama çözücü (25) sütun bükme serpistiricisi (24) tarafIan sütun bükme
serpistirmesine tabi olan LDPC kodunun kod bitlerini degistirmek için ve degistirilmis kod
bitlerini bir simgenin simge bitlerine eslemek için (baska bir ifadeyle bitler simgeyi temsil
etmektedir) permütasyon islemesi gerçeklestirmektedir.
Burada, çogullama çözücünün (25) permütasyon islemesi Sekiller 22 ve 23'te gösterilen
birinci ila dördüncü permütasyon tiplerinin herhangi birine uygun olarak
gerçeklestirilebilmektedir, ve aynllamanda LDPC kodlarII kod bitlerini bir simgeyi temsil
eden simge bitlerine ayülnak için belirli bir önceden belirlenmis ayüna kural. uygun olarak
gerçeklestirilebiImektedir.
Çogullama çözücü (25) tarafIan gerçeklestirilen permütasyon islemesiyle elde edilen
simgeler çogullama çözücüden (25) QAM kodlaylEiîLia (117) tedarik edilmektedir.
Adli tedarik edilen simgeleri, QAM
kodlaylaî(117) tarafIdan gerçeklestirilecek ortogonal modülasyon için modülasyon semasEi
tarafIan belirlenen yIiîküme noktalar. eslemektedir, ve sonraslda ortogonal
modülasyonu gerçeklestirmektedir. Sonuçta olusan veri süre serpistiriciye (118) tedarik
edilmektedir.
Yukarldb açilZlandigiEgibi, eslik serpistirme ve sütun bükme serpistirmesi, LDPC kodlarII
birden çok kod bitinin bir simge olarak iletilmesi halinde silinmelere ve zincir hatalara direnci
iyilestirebilmektedir.
Burada, Sekil 9'da bir blok olarak görev alan eslik serpistirmeyi gerçeklestirmek için konfigüre
edilen eslik serpistirici (23), ve bir blok olarak görev alan sütun bükme serpistirmesini
gerçeklestirmek için konfigüre edilen sütun bükme serpistiricisi (24), gösterimin kolayligiEl
ad., ayrlîbirimler olarak konfigüre edilmektedir. Bununla birlikte eslik serpistirici (23) ve
sütun bükme serpistiricisî (24) tek bir birime entegre edilebilmektedir.
Daha spesifik olarak, hem eslik serpistirme hem de sütun bükme serpistirmesi kod bitlerini
bir bellekten ve bir bellege yazarak ve okuyarak gerçeklestirilebilmektedir, ve bir kod bitinin,
bir kod bitinin okunacagEbir adrese (baska bir ifadeyle bir okuma adresi) bir kod bitinin
yazüâcagübir adreste (baska bir ifadeyle bir yazma adresi) dönüstüren bir matris taraflîiüan
temsil edilebilmektedir.
Buna uygun olarak, eslik serpistirmeyi temsil eden bir matrisin çarpliüîaslýla elde edilen bir
matrisin ve sütun bükme serpistirmesini temsil eden bir matrisin saptanmasEhaIinde, eslik
serpistirmesine ve sonrasia sütun bükme serpistirmesine tabi olan bir LDPC kodu,
saptanan matrisi kullanan kodlarlîilönüstürerek elde edilebilmektedir.
Ayrlîla, eslik serpistirici (23) ve sütun bükme serpistiricisine (24) ek olarak çogullama çözücü
(25) de tek bir birime entegre edilebilmektedir.
Daha spesifik olarak, çogullama çözücüde (25) gerçeklestirilen permütasyon isleme aynD
zamanda, LDPC kodunun bir okuma adresine depolandigiiîbellekte (31) bir yazma adresine
dönüstürülen bir matris tarafIan temsil edilebilmektedir.
Buna uygun olarak, eslik serpistirmeyi temsil eden bir matrisin çarpllîhaslýla elde edilen bir
matrisin ve sütun bükme serpistirmesini temsil eden bir matrisin, ve permütasyon islemesini
temsil eden bir matrisin saptanmasüialinde, eslik serpistirmesi, sütun bükme serpistirmesi,
ve permütasyon islemesi saptanan matrisi kullanarak bir toplu yolda
gerçeklestirilebilmektedir.
Ya eslik serpistirmenin veya sütun bükme serpistirmesinin gerçeklestirilebilecegini ya da
hiçbirisinin gerçeklestiriIemeyecegini göz önünde bulundurunuz. Örnegin, DVB-5.2
sistemindeki gibi, haberlesme yolunun (13) (Sekil 7) zincir hatalarÇl dalgalanmalarlîlve
benzerlerini hesaba katmayan, bir uydu baglantlîlîlgibi bir AWGN-olmayan kanal olmaslZl
durumunda, eslik serpistirme ve sütun bükme serpistirmesinin hiçbiri
gerçeklestirilemeyebilmektedir.
Sonraletla, Sekil 8'de gösterilen iletme cihazE(11) üzerinde gerçeklestirilen hata oranlarIEl
ölçmek için (bit hata oranlarûjbenzetimler Sekiller 32 ila 34'den hareketle açllîlanacaktlü
Benzetimler 0 dB'lik bir D/U oran. sahip bir dalgalanmaya sahip bir haberlesme yolu
kullanllârak gerçeklestirilmistir.
Sekil 32 benzetimlerde kullanllân bir haberlesme yolunun bir modelini göstermektedir.
Daha spesifik olarak, Sekil 32'nin (A) klglnElbenzetimlerde kullanllân bir haberlesme yolunun
bir modelini göstermektedir.
Ilaveten, Sekil 32'nin (B) klglriESekil 32'nin (A) klîlnIa gösterilen model tarafIan temsil
edilen dalgalanmaya sahip bir haberlesme yolunun bir modelini göstermektedir.
Sekil 32'nin (B) kEmIa (H)'nin Sekil 32'nin (A) klglnIa gösterilen dalgalanmanI modelini
gösterdigini göz önünde bulundurunuz. Sekil 32'deki (B) klîmlübla, ayrlEla (N) ICI'yIZI
(Taslýlîllâr ArasEGirisim) temsil etmektedir. Benzetimlerde, ICI'nI gücünün bir beklenen
degeri (E[N2]) yaklasllîlolarak AWGN tarafIan olmaktaydlZ]
Sekiller 33 ve 34 düzensiz dalgalanmalarI Doppler frekanslarüfd) ve benzetimlerde elde
edilen hata oranlar arasaki iliskileri göstermektedir.
Sekil 33'ün hata oranlarEIve Doppler frekanslarlîl(fd) arasIaki iliskileri, modülasyon
semasII 16QAM, kod oranII (r) 3/4 oldugu, ve permütasyon tipinin birinci permütasyon
tipi oldugu durumda gösterdigini göz önünde bulundurunuz. Sekil 34 hata oranlarüle Doppler
frekanslarEi(fd) arasldaki iliskileri, modülasyon semasII 64QAM, kod oranII (r) oldugu, ve permütasyon tipinin birinci permütasyon tipi oldugu durumda göstermektedir.
Sekiller 33 ve 34'de, ayriEla kaII çizgiler eslik serpistirmenin, sütun bükme serpistirmesinin,
ve permütasyon islemesinin hepsinin yerine getirildigi bir durumdaki hata oranlarEl/e Doppler
frekanslarIJfd) arasIaki iliskileri isaret etmektedir, ve ince çizgiler, eslik serpistirme, sütun
bükme serpistirmesi, ve permütasyon islemesinden yalnlîta permütasyon islemesinin yerine
getirildigi bir durumda hata oranlarü/e Doppler frekanslarEKfd) arasIaki iliskileri isaret
etmektedir.
Sekiller 33 ve 34'ten hata oranlarlZlperformansIlE, eslik serpistirmenin, sütun bükme
serpistirmesinin, ve permütasyon islemesinin hepsinin yerine getirildigi bir durumda, yalnEta
permütasyon islemesinin yerine getirildigi durumla karsllâst-[giia iyilestirilmis oldugu
görülebilmektedir.
Sekil 35, Sekil 8'de gösterilen LDPC kodlay-I (115) bir örnek konfigürasyonunu gösteren
bir blok diyagram-
Sekil 8'de gösterilen LDPC kodlay-I (122) da benzer bir konfigürasyona sahip oldugunu
göz önünde bulundurunuz.
uzunluklari (N) sahip iki tipe sahip LDPC kodlarElDVB-S.2 ve benzer standartlarda
belirlenmektedir.
Buna ek olarak, 64800 bit oranIa bir kod uzunluguna (N) sahip bir LDPC kodlarüiçin 11 kod
oranlütla bir kod uzunluguna (N) sahip bir LDPC kodlarEiksin 10 kod oranÇil/4, 1/3, 2/5, 1/2,
sahip LDPC kodlarIü/e ilgili kod oranlarlÇlher bir kod uzunlugu (N) ve her bir kod oranEiksin
hazthnmlgleslik kontrol matrisine (H) uygun olarak kullanarak kodlamaylîabaska bir ifadeyle
hata düzeltme kodlamas[Dgerçeklestirebilmektedir.
LDPC kodlaylEllllS) bir kodlama isleme birimi (601) ve bir veri birimi (602) kapsamaktadIEl
Kodlama isleme birimi (601) bir kod oranüyarlama birimi (611), bir baslangEldegeri tablosu
okuma birimi (612), bir eslik kontrol matrisi üretim birimi (613), bir bilgi biti okuma birimi
(614), bir kodlama eslik hesaplama birimi (615), ve bir kontrol birimi (616) kapsamaktadlE
Kodlama isleme birimi ( tedarik edilen LDPC hedef verisi üzerinde
LDPC kodlama gerçeklestirmektedir, ve sonuçta olusan LDPC kodunu bit serpistiriciye (116)
tedarik etmektedir (Sekil 8).
Daha spesifik olarak, kod oranüyarlama birimi (611), örnegin bir isletmecinin bir islemi veya
benzerine uygun olarak LDPC kodunun bir kod uzunlugunu (N) ve bir kod oranIEl
ayarlamaktadlE
Baslanglgl degeri tablosu okuma birimi (612) asagi açllîlanan, kod oranIZlayarIama birimi
(611) tarafIan ayarlanan kod uzunluguna (N) ve kod oran. karsima gelen bir eslik kontrol
matrisi baslanglgdegeri tablosunu depolama biriminden (602) okumaktadEl
Eslik kontrol matrisi üretim birimi (613) baslanglgl degeri tablosu okuma birimi (612)
tarafIan, kod oranüiyarlama birimi (611) tarafian ayarlanan kod uzunluguna (N) ve kod
oran. karsÜJKI gelen bir bilgi uzunluguna (K) (= kod uzunlugu (N) - eslik uzunlugu (M))
sahip bir bilgi matrisinde (HA) 1 elemanlarIIZldüzenleyerek okunan eslik kontrol matrisi
baslanglgldegeri tablosuna dayanarak, 360 sütunun arallglia bir sütun yönünde (baska bir
ifadeyle çevrimsel yapII birim sütunlarII (P) sayElIl bir eslik kontrol matrisi (H)
üretmektedir. Eslik kontrol matrisi (H) depolama biriminde (602) depolanmaktadlB
Bilgi biti okuma birimi ( tedarik edilen LDPC hedef verisinden
bilgi uzunluguna (K) karsHJKlgelen bilgi bitlerini okumaktadlE(veya aylElamaktadlE).
Kodlama eslik hesaplama birimi (615) depolama biriminden (602) eslik kontrol matrisi üretim
birimiyle (613) üretilen eslik kontrol matrisini (H) okumaktadlîl ve eslik kontrol matrisini (H)
kullanarak belirli bir formüle uygun olarak bilgi biti okuma birimiyle (614) okunan bilgi
bitlerine karsiHEl gelen eslik bitlerini hesaplayarak bir kod sözcügü (baska bir ifadeyle bir LDPC
kodu) üretmektedir.
Kontrol birimi (616) kodlama isleme birimine (601) dâhil olan bloklarERontrol etmektedir.
Depolama birimi (602) burada birden çok eslik kontrol matrisi baslanglgl degeri tablosu ve
SESEIa, birden çok kod oran. ve için
Sekiller 12 ve 13'te gösterilen benzerlerine karsil]KI gelen benzerlerini depolamlStlE Buna ek
olarak, depolama birimi (602) geçici olarak, kodlama isleme biriminin (601) islemesi için
gerekli olan veriyi depolamaktadlü
Sekil 36, Sekil 35'te gösterilen LDPC kodlay-I (115) bir islemini gösteren bir aklSl
semasIlE
Adli ve bir
kod oranIEGr) saptamaktadlE(veya ayarlamaktadlE).
taraflEUan saptanan kod uzunluguna (N) ve kod oran. (r) karsiIJEl gelen bir önceden
belirlenmis eslik kontrol matrisi baslanglg degeri tablosunu depolama biriminden (602)
okumaktadlü
Adli 5203'te eslik kontrol matrisi üretim birimi (613) baslangEl degeri tablosu okuma birimi
(612) tarafIan okunan eslik kontrol matrisi baslanglgldegeri tablosunu kullanarak kod oranü
ayarlama birimi (611) tarafIan saptanan kod uzunluguna (N) ve kod oranlEb (r) sahip bir
LDPC kodunun bir eslik kontrol matrisini (H) depolama biriminden (602) saptamaktadlEl(veya
üretmektedir) ve, eslik kontrol matrisini (H) depolama birimine (602) depolamasEilçin tedarik
etmektedir.
tedarik edilen kod oranlliyarlama birimi (611) tarafIdan saptanan kod uzunlugu (N) ve kod
oranlEla (r) karsllîlE gelen bilgi uzunlugunun (K (= N x r)) bilgi bitlerini okumaktadß ve aynEI
zamanda depolama biriminden (602) eslik kontrol matrisi üretim birimi (613) tarafIan
saptanan eslik kontrol matrisini (H) okumaktadlîl SonrasIa bilgi biti okuma birimi (614)
okunan bilgi bitlerini ve eslik kontrol matrisini (H) kodlama eslik hesaplama birimine (615)
tedarik etmektedir.
edilen eslik kontrol matrisi (H) ve bilgi bitlerini kullanarak Ifade (8)'e uyan bir kod
sözcügünün (c) eslik bitlerini slîâilßlarak hesaplamaktadlü
Ifade (8)'de (c) bir kod sözcügü olarak bir satlElvektörünÜ belirtmektedir (baska bir ifadeyle
LDPC kodu), ve (CT) satlElvektörünün (c) devrigini belirtmektedir.
Burada, yukar- açlKlandfglEgibi, satlEvektörünün (c) LDPC kodu olarak bilgi biti bölümü
(baska bir ifadeyle bir kod sözcügü) bir satlEvektörü (A) ile temsil edilmektedir bir eslik biti
bölümü bir satlîlvektörüyle (T) temsil edilmektedir, satElvektörü (c), bilgi bitlerine karsi[[lîl
gelen satElvektörü (A) ve eslik bitlerine karsHJKl gelen satlElvektörü (T) kullanan denklem (c =
LDPC koduna karsiHKJ gelen eslik kontrol matrisi (H) ve satlrîlvektörü (c = [A|T]) için (HcT =
0) denklemine uymak gerekli olmaktadlE (HcT = 0) denklemine uyan satlElvektöründeki (c =
matrisindeki (H = [HAiHT]) eslik matrisinin (HT) Sekil 11'de gösterilen basamak seklindeki
yaplîla sahip oldugu bir durumda sülßlarak denklemdeki (HcT = 0) sütun vektörünün (HcT)
ilgili satlHlarIaki elemanlari sßda birinci satlElaki elemandan baslayarak sm
ayarlanmaslsîla saptanabilmektedir.
Kodlama eslik hesaplama birimi (615) bilgi biri okuma biriminden (614) tedarik edilen bilgi
bitlerine (A) karslIJE gelen eslik bitlerini (T) saptamaktadü ve bilgi bitlerinin (A) LDPC
kodlamasII bir sonucu olarak bilgi bitleri (A) ve eslik bitleri (T) tarafIan temsil edilen bir
kod sözcügünü (c = [A|T]) çEarmaktadlEl
ArdlEUan, adli 8206'da, kontrol birimi (616), LDPC kodlama isletiminin sonlandlîlü
sonlandünayacaglü saptamaktadlü Adi 8206'da LDPC kodlama isletiminin
sonlandlEIllEnayacagII saptanmasElhalinde, örnegin herhangi bir LDPC hedef verisinin LDPC
kodlamas. tabi olmaslîiiialinde, Islem adn 5201'e (veya adli 5204'e) geri dönmektedir, ve
gerçeklestirilmektedir.
Sonrasia, adli 5206'da LDPC kodlama isletiminin sonlandlEllâcagII saptanmaslîhalinde,
örnegin hiçbir LDPC hedef verisinin LDPC kodlamas- tabi olmamasülialinde, LDPC kodlaylED
(115) islemi sona erdirmektedir.
Yukarlîzlh açÜZlandlgllliibi, ilgili kod uzunluklarlEla (N) ve ilgili kod oranlarlîila (r) karsll]]Zl gelen
eslik kontrol matrisi baslanglgl degeri tablolarEhazEllanmaktadlÜ ve LDPC kodlaylEE(115),
belirli kod uzunluguna (N) ve belirli kod oran. (r) karsililg gelen eslik kontrol matrisi
baslangEl degeri tablosundan üretilen eslik kontrol matrisini (H) kullanarak belirli bir kod
uzunluguna (N) ve belirli bir kod oran. (r) sahip LDPC kodlamasIgerçeklestirmektedir.
Bir eslik kontrol baslangE] degeri tablosu, eslik kontrol matrisinde (H) 360 sütun birimleri
halinde (baska bir ifadeyle çevrimsel yapII birim sütunlarII (P) saylEDIlbir LDPC kodunun
bir kod uzunluguna (N) ve kod oran. (r) karsilllîl gelen bir bilgi uzunluguna (K) (baska bir
ifadeyle eslik kontrol matrisi (H) tarafIan belirlenen bir LDPC kodu) sahip olan bir bilgi
matrisinde (HA) (Sekil 10) 1 elemanlar.. konumunu gösteren bir tablodur. Bir eslik kontrol
matrisi baslanglgdegeri tablosu, ilgili kod uzunluklari (N) ve ilgili kod oranlar. (r) sahip
her bir eslik kontrol matrisi (H) için önceden olusturulmaktadlü
Sekil 37 bir eslik kontrol matrisi baslangü degeri tablosunun bir örnegini gösteren bir
diyagra md lü
Daha spesifik olarak, Sekil 37 DVB-T.2 standardIa belirlenen, bir 16200 bit bir kod
uzunluguna (N) ve 1/4 bir kod oranlEEi (r) sahip (DVB-T.2'de belirlenen nominal kod oranLIl
bir eslik kontrol matrisine (H) yönelik bir eslik kontrol matrisi baslangg degeri tablosu
göstermektedir.
Eslik kontrol matrisi Üretim birimi (613) (Sekil 35) eslik kontrol matrisi baslanglg degeri
tablosu kullanarak asaglöhki yolla bir eslik kontrol matrisi (H) saptamaktadlEl
Daha spesifik olarak, Sekil 38 bir eslik kontrol matrisi baslangüdegeri tablosundan bir eslik
kontrol matrisini (H) saptamak için bir yöntem göstermektedir.
Sekil 38'de gösterilen eslik kontrol matrisi baslangüdegeri tablosunun, DVB-T.2 standardIa
belirlenen, 16200 bit bir kod uzunluguna (N) ve 2/3 kod oran. (r) sahip bir eslik kontrol
matrisine (H) yönelik bir eslik kontrol matrisi baslanglgdegeri tablosu oldugunu göz önünde
bulundurunuz.
YukarlElh açllZlandlglElgibi, bir eslik kontrol baslanglÇl degeri tablosu, 360 sütun birimleri
halinde (baska bir ifadeyle çevrimsel yapII birim sütunlarIlEl (P) saylêlîl bir LDPC kodunun
bir kod uzunluguna (N) ve kod oran. (r) karsilik] gelen bir bilgi uzunluguna (K) sahip olan
bir bilgi matrisinde (HA) (Sekil 10) 1 elemanlarIlEl konumunu gösteren bir tablodur. Eslik
kontrol matrisi baslanglÇl degeri tablosunun (i.inci) sat-a, numaralar. {1+360x(i-1)}.inci
sütununa atanan sütun aglBHEarEtay- esit olan, eslik kontrol matrisinin (H) {1+360x(i-
1)}.inci sütunundaki 1 elemanlarII satIEl numaralarü(baska bir ifadeyle eslik kontrol
matrisinin (H) O'a ayarland iglElbirinci sat. satlElsay-daki satEsayllârDjdüzenlenmektedir.
Buradaki eslik uzunluguna (M) karsHJE gelen eslik kontrol matrisinin (H) eslik matrisi (HT)
(Sekil 10) Sekil 25'te gösterilen bir sekilde saptandfgüdan, bilgi uzunluguna (K) karsIDE gelen
eslik kontrol matrisinin (H) bilgi matrisi (HA) (Sekil 10) eslik kontrol matrisi baslanglgdegeri
tablosu kullanilârak saptanmaktadlEl
Eslik kontrol matrisi baslanglÇldegeri tablosunun satlEsaylgIQk +1) bilgi uzunluguna (K) baglEl
olarak degismektedir.
Ifade (9) tarafIan verilen bir iliski bilgi uzunlugu (K) ve eslik kontrol matrisi baslanglgl
degerinin satlEllarII sayEIJkH) aras-a kurulmaktadlEl
Burada, Ifade (9)'da 360 Sekil 26'dan hareketle açilZlanan çevrimsel yapII birim sütunlarII
(P) saylîßlmaktadlü
Sekil 38'de gösterilen eslik kontrol matrisi baslanglgl degeri tablosunda, 13 deger birinci ila
üçüncü sat- her birinde düzenlenmektedir, ve üç deger dördüncü ila (k+1).inci sat-[El her
birinde düzenlenmektedir (Sekil 38'de, 30'uncu satlE).
Buna uygun olarak, Sekil 38'de gösterilen eslik kontrol matrisi baslanglgl degeri tablosundan
saptanan eslik kontrol matrisinin (H) sütun aglElIEIarü birinci ila ({1+360x(3-1)-1}.inci)
sütunlarliiksin 13, ve ({1+360x(3-1)}.inci) ila (K.inci) satlHlarEiksin 3 olmaktadB
Sekil 38'de gösterilen eslik kontrol matrisi baslanglgl degeri tablosunda, eslik kontrol
Sekil 38'de gösterilen eslik kontrol matrisi baslangü degeri tablosunda, ayrlEla eslik kontrol
Yukarlöb açlRland[g]l:lsekildeki gibi, bir eslik kontrol baslangEl degeri tablosu, 360 sütun
birimleri halinde bir eslik kontrol matrisinin (H) bir bilgi matrisinde (HA) 1 elemanlarII
konumunu göstermektedir.
Eslik kontrol matrisinin (H) {1+360x(i-1)}.inci sütunundan baska olan sütunlarlEUa, yani
{2+360x(i-1)}.inci ila (360xi).inci sütunlar-aki elemanlar, eslik kontrol matrisi baslanglgl
degeri tablosu kullanilârak asagEtlogru (baska bir ifadeyle sütunlardan asaglîdogru) eslik
uzunluguna (M) uygun olarak devirli bir sekilde belirlenen {1+360x(i-1)}.inci sütunundaki 1
elemanlarII çevrimsel olarak kayd lîlllüiaslsîla düzenlenmektedir.
sütunundaki elemanlar. M/360 (= q) ile asagEljogru çevrimsel olarak kaydlEllßîasEIa elde
sütunundaki elemanlari 2 x M/360 (= 2 X q ile asaglîitlogru çevrimsel olarak kaydlBEhasMa
(baska bir ifadeyle {2+360x(i-1)}.inci sütunundaki elemanlar. M/360 (= q) ile asaglîdogru
çevrimsel olarak kaydlElIBiaslýla) elde edilmektedir.
Bir eslik kontrol matrisi baslanglgl degeri tablosunun (i.inci) sat-daki degeri (baska bir
ifadeyle üstten (i.inci) satlîlbjve (j.inci) sütununun (baska baska bir ifadeyle soldan (j.inci)
sütunu), (hij) olarak temsil edildigi, ve bir eslik kontrol matrisinin (H) (w.inci) sütunundaki
1'in (j.inci) elemanElEl satlEl say-I (HM) olarak temsil edildigi varsayllüîaktadlîl Bu
durumda eslik kontrol matrisinin (H) {1+360x(i-1)}.inci sütunundan baska bir sütun olan
(w.inci) sütununda 1'In bir eleman.. satIE numarasElH (W.J~)Ifade (10) kullanüârak
saptanabilmektedir.
Hwj = mod{hi,j + mod((w-l), P) x q, M)
(10)(
Burada, mod (x,y) (x)'in (y)'ye bölünmesinin ardlEUan kalanEilemsiI etmektedir.
Buna ek olarak, (P) yukari aÇEElanan çevrimsel yapII birim sütunlarII say-El
belirtmektedir, ve örnek olarak yukari aç[lZlanan DVB-8.2, DVB-T.2, ve DVB-(3.2
standartlarIa 360 olmaktadlü Ilaveten, (q) eslik uzunlugunu (M) çevrimsel yaplEllEl birim
sütunlarII say_ (P) bölerek elde edilen (M/360) degerini belirtmektedir (:360).
Eslik kontrol matrisi üretim birimi (613) (Sekil 35) eslik kontrol matrisi baslanglg] degeri
tablosu kullanarak eslik kontrol matrisinin (H) {1 +360x(i- 1)}.inci sütununda 1'in bir
eleman [El bir satlünumaraslübelirtmektedir.
Eslik kontrol matrisi üretim birimi (613) (Sekil 35) ilaveten, Ifade (10)'a uygun olarak, eslik
kontrol matrisinin (H) {1+360x(i-1)}.inci sütunundan baska bir sütun olan (w.inci) sütununda
1'in bir eleman.. satIEl numarasIE(Hw.]-) saptamaktadlÜ ve yukarlah açllZlanan yolla elde
edilen satlEl numaralar. karsima gelen elemanlarII 1 oldugu bir eslik kontrol matrisi (H)
üretmektedir.
Rastlantüleseri, DVB-5.2 standardII bir iyilestirilmis versiyonunu önermeye yönelik bir talep
olmustur (bundan sonra "DVB-SX” olarak atliîiia bulunulacaktE).
DVB-SX standardizasyon toplant-a sunulan CfT 'de (Teknolojiye Çagrm (modülasyon
semalarII (Modülasyon) ve LDPC kodlarII (Kod) bir kombinasyonu olan) belirli bir say-
ModKod kullanIi durumuna uygun olarak her bir C/N (Taslýlîüll Gürültüye OranD](SNR
(Isaret Gürültü OranED arallgllîçin talep edilmektedir.
Daha spesifik olarak, CfT 'de birinci istek, DTH (Dogrudan Eve YaylEl) için 7dB'lik 5 dB'den 12
dB'ye arallglülda bir C/N arallglliiçin 20 ModKod hazlEIlamak olmaktadE
CtT'de, buna ek olarak ikinci istek 12 dB'Iik 12 dB'den 24 dB'ye bir C/N arallglia 22 ModKod
hazlEllamak olmaktadlü üçüncü istek 8 dB'Iik -3 dB'den 5 dB'ye bir C/N arallglütla 12 ModKod
hazlîliamak olmaktadü ve dördüncü istek 7dB'lik -10 dB'den -3 dB'ye bir C/N arallgiia 5
ModKod hazlHlamak olmaktadlE
CfT 'de, ayrlîla, aynüamanda birinci ila dördüncü istekte ModKod'Iar için FER (Çerçeve Hata
Oranmyaklasllîlolarak 10 '5 (veya daha az) olmaktadlîl
CfT'de, birinci istegin en yüksek olan “1” önceligi bulundugunu, bununla birlikte ikinci ila
dördüncü isteklerin birinci istegin önceliginden daha düsük olan “2” önceligine sahip
oldugunu göz önünde bulundurunuz.
Buna uygun olarak, mevcut teknoloji, CfT 'de en yüksek öncelige sahip olan en ainan birinci
istege uyabilen bir LDPC kodunun (bir eslik kontrol matrisini), bir yeni LDPC kodu olarak
saglamaktadlEl
Sekil 39 QPSK'nin bir modülasyon semasEblarak kullanIia sokuldugu bir durumda DVB-
S.2'de belirlenen 64k bitlik bir kod uzunluguna (N) ve 11 kod oranlEb sahip LDPC kodlar.
yönelik BER/FER egrilerini göstermektedir.
Sekil 39'da yatay eksen, C/N'ye karslIlKl gelen (Es/No) olarak (simge bas. isaret gücünün
gürültü gücüne oranDJtemsiI etmektedir, ve dikey eksen FER/BER olarak temsil etmektedir.
Sekil 39'da düz çizgilerin FER'Ieri ve noktalEçizgilerin BER'leri (Bit Hata Oranmisaret ettigini
göz önünde bulundurunuz.
Sekil 39'da DVB-8.2 standardlEtla belirlenen 64k bitlik bir kod uzunluguna (N) ve 11 kod
oranlEb sahip LDPC kodlar. yönelik FER (BER) egrileri, QPSK'nin bir modülasyon semaslIl
olarak kullanIia sokuldugu bir durumda 10dB'lik bir (ES/No) arallgilia çizilmektedir.
Daha spesifik olarak, Sekil 39'da, modülasyon semasII QPSK'ya sabitlendigi ModKodIara
yönelik 11 FER egrisi yaklaslE olarak -3 dB'den yaklaslEl olarak 7 dB'ye yaklaslKl olarak 10 dB
arallgiia bir (Es/NO) aral[gEi`k;in çekilmektedir.
Buna uygun olarak, DVB-&2'de belirlenen 64k bitlik bir kod uzunluguna (N) ve 11 kod
oranlEla sahip LDPC kodlarEilçin ModKodlara yönelik FER kodlarII arasIdaki arallE] ortalama
olarak (bundan sonra aynlâamanda “ortalama aralllgl' olarak atlflia bulunulacaktlE) 1 dB (:10
dB/(10 - 1)) olmaktadlEI
Buna karslEJ, CfT'deki birinci istek 20 ModKod'un (ES/No) (C/N) için 7dB'lik aralltha
hazlîllanmaslülstediginden, ModKod'a yönelik FER egrileri arasIaki ortalama aralilZlyaklasllZJ
olarak olmaktadE
Modülasyon semasII QPSK gibi bir tipe sabitlendigi bir durumda, sayilârElll kod oranII
veya yaklasllZ] 30 kod oranII yaklaslKI olarak üç katlîblan ((51 dB/ kod oranlarlîl
say-aki kod oranlar. sahip LDPC kodlarüll kod oran. sahip LDPC kodlarEkullanllârak
elde edilen yaklasim olarak 1 dB'lik bir ortalama arallgh sahip ModKod'IarI oldugu DVB-
S.2'nin durumuyla karsHâst-IlgJa, CfT'deki birinci istegi karsllâyan 0.3 dB'Iik bir ortalama
arallgla sahip ModKod'larßlde etmek için yeterli alanßaglamak için yeterli olmaktadE
Mevcut teknolojide, buna göre, 64k'lllZl kod uzunluguna ve i/30'Iuk kod oranlar. (i'nin
'dan az bir tamsayEblmasEhalinde) sahip LDPC kodlarlîlyaklasliîl olarak 30 kod oranII
kolayca ayarlanabilir oldugu kod oranlar. sahip LDPC kodlarEblarak hazlEllanmaktadlElve
CFI' 'deki en yüksek öncelige sahip en azIan birinci istegi karsllâyan yeni LDPC kodlarßlarak
saglanmaktadlE
Aynleamanda yeni LDPC kodlarII eslik kontrol matrislerinin (H) eslik matrislerinin (HT),
DVB-8.2 standardMa uyumlulugunu mümkün oldugunca tutmak adli-iki, DVB-5.2
standardlEUa belirlenen bir LDPC koduna benzer sekilde bir basamak seklinde yaplýla (Sekil
11) sahip oldugu göz önünde bulundurulmalIlEl
Buna ek olarak, DVB-5.2 standardia belirlenen bir LDPC koduna benzer sekilde, yeni LDPC
kodlarII eslik kontrol matrislerinin (H) bilgi matrisleri (HA) çevrimsel yapII birim
sütunlarII say-I (P) aynßekilde 360 oldugu bir çevrimsel yaplýla sahip olmaktadlB
Sekiller 40 ila 106 yukarlîlla açlKIandlglügibi bir 64k bit bir kod uzunluguna (N) ve i/30 bir kod
oran. sahip yeni LDPC koduna yönelik bir eslik kontrol matrisi baslanglgdegeri tablosunun
bir örnegini gösteren diyagramlarIlE
Burada, yeni LDPC kodlarÇIkod 0ranlarEi/30 ile temsil edilen LDPC kodlarIlEl ve dolaylîlýla
Bununla birlikte 1/30 kod oran. sahip bir LDPC kodu verimlilik acl. sIlEllEbir sekilde
kullanllâbilmektedir. Buna ek olarak 29/30 kod oran. sahip bir LDPC kodu hata oranlîl
(BER/FER) adlEh sIlBlÜiiir sekilde kullanllâbilmektedir.
Yukari açllîlanan sebepten dolayü29 kod oranlEla yani 1/30 ila 29/30 kod oran. sahip
LDPC kodlarElairaslIiUa, 1/30 bir kod oran. sahip bir LDPC kodunun ve 29/30 bir kod
oranIEla sahip bir LDPC kodunun biri veya her ikisi de yeni LDPC kodlarüilarak kullanllBiamak
üzere konfigüre edilebilmektedir.
Burada, 28 kod oran. sahip LDPC kodlarü örnek olarak, 1/30 ila 29/30 kod oranlarEl
aras-a 2/30 ila 29/30 kod oran. sahip LDPC kodlarÇl yeni LDPC kodlarElolarak
kullanilîhaktadü ve yeni LDPC kodlarII eslik kontrol matrislerine (H) yönelik eslik kontrol
matrisi baslanglgdegeri tablosu asaglêlla verilecektir.
Sekil 40 bir 64k bit kod uzunluguna (N) ve 2/30 bir kod oranlEla (r) sahip bir LDPC kodunun
bir eslik kontrol matrisine (H) yönelik bir eslik kontrol matrisi baslanglg degeri tablosu
göstermektedir.
Sekil 41 bir 64k bit kod uzunluguna (N) ve 3/30 bir kod oranlEb (r) sahip bir LDPC kodunun
bir eslik kontrol matrisine (H) yönelik bir eslik kontrol matrisi baslanglg degeri tablosu
göstermektedir.
Sekil 42 bir 64k bit bir kod uzunluguna (N) ve 4/30 bir kod oran. (r) sahip bir LDPC
kodunun bir eslik kontrol matrisine (H) yönelik bir eslik kontrol matrisi baslanglÇl degeri
tablosu göstermektedir.
Sekil 43 bir 64k bit kod uzunluguna (N) ve 5/30 bir kod oran. (r) sahip bir LDPC kodunun
bir eslik kontrol matrisine (H) yönelik bir eslik kontrol matrisi baslanglgl degeri tablosu
göstermektedir.
Sekil 44 bir 64k bit bir kod uzunluguna (N) ve 6/30 bir kod oran. (r) sahip bir LDPC
kodunun bir eslik kontrol matrisine (H) yönelik bir eslik kontrol matrisi baslanglgl degeri
tablosu göstermektedir.
Sekil 45 bir 64k bit kod uzunluguna (N) ve 7/30 bir kod oran. (r) sahip bir LDPC kodunun
bir eslik kontrol matrisine (H) yönelik bir eslik kontrol matrisi baslanglgl degeri tablosu
göstermektedir.
Sekiller 46 ve 47 bir 64k bit kod uzunluguna (N) ve 8/30 bir kod oranlEia (r) sahip bir LDPC
kodunun bir eslik kontrol matrisine (H) yönelik bir eslik kontrol matrisi baslangü degeri
tablosu göstermektedir.
Sekiller 48 ve 49 bir 64k bit kod uzunluguna (N) ve 9/30 bir kod oran. (r) sahip bir LDPC
kodunun bir eslik kontrol matrisine (H) yönelik bir eslik kontrol matrisi baslangEl degeri
tablosu göstermektedir.
kodunun bir eslik kontrol matrisine (H) yönelik bir eslik kontrol matrisi baslangigi degeri
tablosu göstermektedir.
kodunun bir eslik kontrol matrisine (H) yönelik bir eslik kontrol matrisi baslanglgl degeri
tablosu göstermektedir.
kodunun bir eslik kontrol matrisine (H) yönelik bir eslik kontrol matrisi baslanglgl degeri
tablosu göstermektedir.
kodunun bir eslik kontrol matrisine (H) yönelik bir eslik kontrol matrisi baslangEJ degeri
tablosu göstermektedir.
kodunun bir eslik kontrol matrisine (H) yönelik bir eslik kontrol matrisi baslangEi degeri
tablosu göstermektedir.
kodunun bir eslik kontrol matrisine (H) yönelik bir eslik kontrol matrisi baslangigi degeri
tablosu göstermektedir.
LDPC kodunun bir eslik kontrol matrisine (H) yönelik bir eslik kontrol matrisi baslangigidegeri
tablosu göstermektedir.
LDPC kodunun bir eslik kontrol matrisine (H) yönelik bir eslik kontrol matrisi baslanglgidegeri
tablosu göstermektedir.
LDPC kodunun bir eslik kontrol matrisine (H) yönelik bir eslik kontrol matrisi baslanglgidegeri
tablosu göstermektedir.
LDPC kodunun bir eslik kontrol matrisine (H) yönelik bir eslik kontrol matrisi baslanglgidegeri
tablosu göstermektedir.
LDPC kodunun bir eslik kontrol matrisine (H) yönelik bir eslik kontrol matrisi baslanglgidegeri
tablosu göstermektedir.
LDPC kodunun bir eslik kontrol matrisine (H) yönelik bir eslik kontrol matrisi baslanglgldegeri
tablosu göstermektedir.
LDPC kodunun bir eslik kontrol matrisine (H) yönelik bir eslik kontrol matrisi baslanglgldegeri
tablosu göstermektedir.
LDPC kodunun bir eslik kontrol matrisine (H) yönelik bir eslik kontrol matrisi baslanglgldegeri
tablosu göstermektedir.
LDPC kodunun bir eslik kontrol matrisine (H) yönelik bir eslik kontrol matrisi baslanglgldegeri
tablosu göstermektedir.
LDPC kodunun bir eslik kontrol matrisine (H) yönelik bir eslik kontrol matrisi baslanglgdegeri
tablosu göstermektedir.
LDPC kodunun bir eslik kontrol matrisine (H) yönelik bir eslik kontrol matrisi baslanglgldegeri
tablosu göstermektedir.
bir LDPC kodunun bir eslik kontrol matrisine (H) yönelik bir eslik kontrol matrisi baslanglgl
sahip bir LDPC kodunun bir eslik kontrol matrisine (H) yönelik bir eslik kontrol matrisi
baslanglgidegeri tablosu göstermektedir.
sahip bir LDPC kodunun bir eslik kontrol matrisine (H) yönelik bir eslik kontrol matrisi
baslanglgdegeri tablosu göstermektedir.
28 kod oranIan herhangi birine (r) sahip bir (yeni) LDPC kodunun üzerinde, Sekiller 40 ila
106'da gösterilen eslik kontrol matrisi baslangigidegeri tablosunun birinden saptanan bir eslik
kontrol matrisi (H) kullanarak kodlama gerçeklestirebilmektedir.
Gösterilen örnekte, LDPC kodlay-I (115) depolama birimi (602) (Sekil 8), Sekil 40 ila
106'da gösterilen eslik kontrol matrisi baslangüdegeri tablosunu depolamaktadß
Sekiller 40 ila 106'da gösterilen (eslik kontrol matrisi baslanglgldegeri tablosundan saptanan)
2/30 ila 29/30'Iuk 28 kod oranIian herhangi birine (r) sahip LDPC kodlarIlEl hepsinin yeni
LDPC olarak kullanilâmayabileceginin göz önünde bulundurulmasügerekmektedir. Yani
fazla kod oranlEa sahip LDPC kodunun veya kodlarII yeni LDPC kodu veya kodlarüblarak
kullanIia sokulabilmektedir.
Sekiller 40 ila 106'da gösterilen eslik kontrol matrisi baslanglg degeri tablosundan saptanan
eslik kontrol matrisleri (H) kullanilârak elde edilen LDPC kodlarEyüksek-performanslIZLDPC
kodlarüilabilmektedir.
Burada kullanilan "yüksek-performansIDLDPC kodu” terimi, uygun bir eslik kontrol
matrisinden (H) elde edilen bir LDPC koduna atiflia bulunmaktadlü
AyrlEla, “uygun eslik kontrol matrisi” (H) terimi eslik kontrol matrisinden (H) elde edilen bir
LDPC kodunun (bit baslîila isaret gücünün gürültü gücüne oranßlan) bir düsük (Es/No) veya
(Eh/NO) ile iletilmesi durumunda BER (ve FER)'in azaltIlglEbeIirli bir kosula uyan bir eslik
kontrol matrisine atifiia bulunmaktadlü
Uygun bir eslik kontrol matrisi (H) BER'Ieri ölçmek için benzetimler aracllJglîLla
saptanabilmektedir, örnek olarak belirli bir kosula uyari çesitli eslik kontrol matrislerinden elde
edilen LDPC kodlarmüsük bir (Es/No) ile iletilmektedir.
Belirli durumun örnekleri, uygun bir eslik kontrol matrisinin (H) uygun bir kosulu, kodlarI
performans degerlendirmesine yönelik bir analitik teknik kullanilarak elde edilen, yogunluk
gelisimi adElverilen analiz sonuçlarII düzgün oldugu ve 1 elemanII bir döngüsünün,
çevrim (4) adlîlerilen bir kosulunun bulunmadlgilîlbir kosula uymaktadE
Burada, 1 elemanlarIlEl, çevrim (4) gibi bir bilgi matrisindeki (HA) bir konsantrasyonu LDPC
kodunun kod çözme performansllîazaltacaktß Dolaylglýla, çevrimin (4) yoklugu uygun bir
eslik kontrol matrisine (H) uymak için belirli bir kosul olarak talep edilmektedir.
Uygun eslik kontrol matrisine (H) uyacak belli kosulun, istendigi üzere, LDPC kodu üzerinde
iyilestirilmis kod çözme performansü'e LDPC kodunun kolay (veya basitlestirilmis) kod çözme
islemesi gibi çesitli faktörlere göre saptanabilmektedir.
Sekiller 107 ve 108, uygun eslik kontrol matrisine (H) uyacak belirli bir kosul olarak analiz
sonuçlar.. elde edildigi yogunluk gelisimini gösteren diyagramlardlE
Yogunluk gelisimi, asagi açiKlanan bir derece sekansüla karakterize edilen kod uzunlugu
(N) sonsuz (00) olan tüm LDPC kodlarlElI dizisine (“takIi”) yönelik hata olasl1]glII bir
beklenen degerini hesaplamasEîçin bir kod analiz teknigidir.
Örnek olarak, bir gürültü degiskenci slfElan bir AWGN kanal. arttlglIa, belirli bir takIi
için hata olaleglEI beklenen degeri baslanglgta sElEUB ve gürültü degiskeninin belirli bir
esikten daha fazla veya bu esige esit olmasEHialinde slfl'iîlolmayan haline gelmektedir.
Yogunluk gelisimi yönteminde, takIi performansli (baska bir ifadeyle bir eslik kontrol
matrisinin uygunlugunun) düzgün olup olmadlglü takliara yönelik hata olasllllîlarII
beklenen degerinin s[ElE olmayan haline gelmesi üzerinden gürültü degiskenleri esiklerini
(bundan sonra aynüamanda “performans esikleri” olarak atlflla bulunulacaktlî) karsilâstlürak
saptanabilmektedir.
Spesifik bir LDPC kodunun genel performansIEl, LDPC kodunu kapsayan bir takIiIZI
saptayarak ve taki üzerinde yogunluk gelisimini gerçeklestirerek öngörülebilecegini göz
önünde bulundurunuz.
Buna uygun olarak, düzgün performanlebir takIiI bulunmasEIlialinde, düzgün performansllîl
bir LDPC kodu, takIiI içinde dâhil edilmis LDPC kodlarIlEl araleUan bulunabilmektedir.
Burada, yukarßh açilZlanan derece sekansÇlbir LDPC kodunun kod uzunluguna (N) her bir
degerin bir aglHiigl- sahip olan degisken dügümlerin ve kontrol dügümlerinin oranIEllemsil
etmektedir.
Örnek olarak, 1/2 oranIa bir kod oran. sahip düzenli (3,6) bir LDPC kodu, tüm degisken
dügümler için aglEllgllEl (sütun aglHligJDZB ve tüm kontrol dügümleri için ag lHl[glI (satlüaglüliglll
6 oldugunu isaret eden bir derece sekansMa karakterize edilen bir takIia aittir.
Sekil 107, yukarlilh açllZlanan takIilEl bir Tanner grafigini göstermektedir.
Sekil 107'de gösterilen Tanner grafigi Sekil 107'de sayllârllod uzunluguna (N) esit olan
halkalarla isaret edilen ("On). (N) degisken dügümleri ve Sekil 107'de sayüârllod oranlýla
(1/2) kod uzunlugunun (N) çarpik-da elde edilen bir degere esit olan karelerle isaret edilen
("Ü") (N/Z) kontrol dügümlerini kapsamaktadE
SayilârElsütun aglEllIgl. esit olan üç kenar, her bir degisken dügüme baglanmaktadlB
Dolaylîlýla toplamda (3N) kenar (N) degisken dügümlerine baglanmaktadlE
Buna ek olarak, sayilârElsatlEl aglElllglI esit olan aItIZIkenar, her bir kontrol dügümüne
baglanmaktadE Dolaylâlýla toplamda (3N) kenar (N/2) kontrol dügümlerine baglanmaktadE
Sekil 107'de gösterilen Tanner grafiginde, bir serpistirici ayn Bamanda dâhil edilmektedir.
Serpistirici (N) degisken dügümlerine bagllllan (3N) kenarlîilastgele yeniden sßlamaktadlîl
ve yeniden sülanan kenarlarI her birini (N/2) kontrol dügümüne bagIIJ)Ian (3N) kenardan
birine baglamaktadIE
Serpistiricinin (N) degisken dügümlere baglüilan (3N) kenarülreniden slßladlgllî(3N)! (= (3N)
x (3N-1) x x 1) yeniden sßalama örüntüleri bulunmaktadE Buna uygun olarak tüm
degisken dügümler için aglîlllgll 3 ve tüm kontrol dügümleri için aglîll[glI 6 oldugunu isaret
eden bir derece sekansüla karakterize edilen bir takl, (3N)! LDPC kodu dizisi olmaktadE
Düzgün bir performansa sahip bir LDPC kodunu saptamaya yönelik bir benzetimde (baska bir
ifadeyle bir uygun eslik kontrol matrisinde), bir çok kenarlEtipi tak! yogunluk gelisiminde
kullanllîhaktadü
Çoklu-kenar tipinde, degisken dügümlere baglElkenarlarI ve kontrol dügümlerine baglEl
kenarlarI uzand[g]|:bir serpistiriciyle, bir takIiI daha dogru bir karakterizasyonuna olanak
tanlýabilen birden çok parçaya (çok kenariDjbölünebilmektedir.
Sekil 108 çok kenarlEllipte bir takIiI bir Tanner grafiginin bir örnegini göstermektedir.
Sekil 108'de gösterilen Tanner grafiginde, iki serpistirici , yani bir birinci serpistirici ve bir
ikinci serpistirici dâhil edilmektedir.
Buna ek olarak, Sekil 108'de gösterilen Tanner grafigi, her biri birinci serpistiriciye baglEbir
kenara ve ikinci serpistiriciye baglEsiIJBkenara sahip olan (v1) degisken dügümler, her biri
birinci serpistiriciye baglEbir kenara ve ikinci serpistiriciye baglEiliç kenara sahip (v2) degisken
dügümler, ve her biri birinci serpistiriciye baglEblfJE kenara ve ikinci serpistiriciye baglElki
kenara sahip (v3) degisken dügümler kapsamaktadß
Sekil 108'de gösterilen Tanner grafigi, ilaveten her biri birinci serpistiriciye baglEiki kenara ve
ikinci serpistiriciye bagllîlsifJE kenara sahip olan (cl) kontrol dügümleri, her biri birinci
serpistiriciye bagIEliki kenara ve ikinci serpistiriciye bagIEiiki kenara sahip (CZ) kontrol
dügümleri, ve her biri birinci serpistiriciye bagIElslîlE] kenara ve ikinci serpistiriciye baglEüç
kenara sahip (c3) kontrol dügümleri kapsamaktadB
Burada, yogunluk gelisimi ve bunun bir uygulamasEörnek olarak "On the Design of Low-
Density Parity-Check Codes within 0.0045 dB of the Shannon Limit", S.Y. Chung, G.D.
Forney, T.J. Richardson, R. Urbanke, IEEE Communications Leggers, VOL. 5, NO. 2, Subat
2001 adlÜaylEUa açilZIanmaktadE
Yeni bir LDPC kodunun (bir eslik kontrol matrisi baslangü degeri tablosunu) saptamaya
yönelik bir benzetimde, bir BER'in düsmeye basladigEKbaska baska bir ifadeyle azaldigim
(Eh/No) olan (yani bit baslEh isaret gücünün gürültü gücüne oranlîblan) performans esigine
yönelik bir takIl, çok kenarlEliip yogunluk gelisimi kullanilarak bulunan belirli bir degerden az
veya bu degere esit olmaktadlB ve QPSK gibi DVB-8.2 ve benzerlerinde kullanllân birden çok
modülasyon semaleUa bir BER'i azaltan bir LDPC kodu, takIia ait olan LDPC kodlarII
arasIan düzgün performansa sahip bir LDPC kodu olarak seçilmektedir.
Yukarida açllZlanan yeni LDPC kodlarII eslik kontrol matrisi baslanglgl degeri tablolarÇl
yukari açlKlanan benzetimler araclügllîla saptanan 64k bit bir kod uzunluguna (N) sahip
LDPC kodlarII eslik kontrol matrisi baslanglgldegeri tablolarßlmaktadlü
kod oran. yeni LDPC kodlarII eslik kontrol matrisi baslanglgl degeri tablolarian
saptanan eslik kontrol matrisleri (H) için en az çevrim uzunlugu ve performans esigini
gösteren bir diyagramdlB
Burada bir en az çevrim uzunlugu (veya çemberi) bir eslik kontrol matrisindeki (H) 1
elemanlarIan olusan bir döngünün (döngü uzunlugu) bir en düsük uzunluk degeridir.
Çevrim (4) (4'Iük bir döngü uzunluguna sahip 1 elemanlarII bir döngüsü) bir yeni LDPC
kodunun bir eslik kontrol matrisi baslanglgl degeri tablosundan saptanan bir eslik kontrol
matrisinde (H) mevcut bulunmamaktadü
Buna ek olarak, kod 0ranl:l(r) düstükçe, LDPC kodunun artllîl[gll:lartmaktadlü Böylelikle,
performans esigi, kod 0ranE(r) düstükçe iyilestirilmeye yatkI 0ImaktadlEl(baska bir ifadeyle
düsmektedir).
Sekil 110 Sekiller 40 ila 160'ta gösterilen (her biri eslik kontrol matrisi baslanglÇldeger tablosu
taraf-an saptanan) bir eslik kontrol matrisinin (H) (bundan sonra aynEtamanda “yeni bir
LDPC kodunun eslik kontrol matrisi (H) olarak at[tlia bulunulacaktlE).
Yeni bir LDPC kodunun bir eslik kontrol matrisi (H), birinci sütundan baslayarak (KX) sütunlarEl
için sütun aglElllgllEla (X), ardlEdan gelen (KY1) sütunlarlEb (Y1) oranlEha bir sütun aglElllgllEta,
ardIan gelen (KY2) sütunlarEiçin (YZ) oranIa bir sütun aglEIligl., ardIan gelen (M-1)
sütunlarüçin (2) oranIda bir sütun aglElllgllEb ve son sütun için (1) oranIa bir sütun
aglîl][gllEla sahiptir.
Burada, ( KX+KY1+KY2+M-1+1) tarafIan verilen sütunlarI toplamEkod uzunlugu bitine
(N = 64800) esittir.
Sekil Için sütun
sayHârIEQKX, KY1, KY2 ve M) ve sütun aglEIlilZlarIlZüX, Y1, ve Y2 ) gösteren bir diyagramdlB
Sekiller 12 ve 13'ten hareketle aç[lZlanan bir eslik kontrol matrisine benzer olarak 64k'lllZl bir
kod uzunluguna (N) sahip yeni bir LDPC kodunun bir eslik kontrol matrisinde (H) sütun
agiîiiigiiZIeslik kontrol matrisinin (H) sütunlarII SÜ sayiîürttiiîça (baska bir ifadeyle, sütun
eslik kontrol matrisinin (H) sol ucuna yaklasthça) düsmeye yatkI olmaktadE Buna uygun
olarak, hatalara dayaniElIIlE(veya hatalara direnç) yeni bir LDPC kodunun kod bitlerinin SB:
sayigIdIüstükçe artmaya yatkI olmaktadlE(baska bir ifadeyle, birinci kod biti hatalara en çok
dayaniiîlmilmaya yatklEU IE).
Sekil 38'den hareketle açllZJanan bir yolla 64k'lllZJ bir kod uzunluguna (N) sahip yeni bir LDPC
kodunun bir eslik kontrol matrisi baslanglg deger tablosundan bir eslik kontrol matrisini
saptamak için gerçeklestirilen çevrimsel kayd lîiinada kullanliân kaydünanl (q) miktarII (q
= M/P = M/360) denklemiyle gösterildigi göz önünde bulundurulmaIIiE
benzetim yapHBiEBER/FER'Ieri gösteren diyagramlardlü
Benzetimler, BPSK'nin bir modülasyon semasElolarak kullanIia sokuldugu bir AWGN
haberlesme yolunun (veya kanaIIlEi) ve tekrarlamalEkod çözmenin C(it) say-I 50 oldugu
varsayIilEia dayanmaktadiü
Sekiller 112, 113 ve 114'te, yatay eksen (Es/NOW, temsil etmektedir ve dikey eksen
BER/FER'i temsil etmektedir. Düz çizgilerin FER'leri ve noktallîçizgilerin BER'Ieri isaret ettigini
göz önünde bulundurunuz.
(BER) egrilerinin, (büyük ölçüde) -10 dB ila 5 dB'dan (yaklasiiîl olarak) 15dB'Iik bir ( ES/No)
araligilîiçin (10`5)'e esit oldugu veya bundan az oldugu FER'ler gösterilmektedir.
Benzetimlerde, -10 dB ila 5 dB'dan 15dB'Iik bir ( Es/No) arallglEilçin (10'5)'e esit veya bundan
az olan FER'Iere sahip olan 28 ModKod ayarlanabilmektedir. Buna uygun olarak, 5dB ila
12dB'dan 7 dB'Iik bir aralllZliçin (10'5)'ten az veya buna esit olan bir FER'e sahip 20 veya daha
fazla ModKod, benzetimlerde kullanllân BPSK harici, QPSK, 8PSK, 16APSK, 32APSK, 16QAM,
32QAM, ve 64QAM gibi çesitli modülasyon semalarlElEhesaba katarak ayarlamak için yeterli
ölçüde öngörülebilmektedir.
Böylelikle, CfT 'nin birinci istegini karsllâyan düzgün hata-oranüberformans. sahip bir LDPC
kodu saglamak mümkün olmaktadlE
Buna ek olarak, Sekiller
egrileri her bir düsük- orta- ve yüksek- kod-orangruplarübin 1 dB'clen az olan neredeyse esit
arallKlarda çekilmektedir. Buna uygun olarak, yeni LDPC kodlarEkanallarI durumuna uygun
olarak yaylEhlEiEl için kullanllâcak kod oranlarII seçimini kolaylastlElnada bir avantaja sahip
iletme cihazIE[11) kullanarak program yayIayan yaylEtllâr saglayabilmektedir (baska bir
ifadeyle haberlesme yolu (13)).
Sekiller 112 ila 114'te gösterilen BER/FER egrilerini saptamasüiçin benzetimlerde, BCH
kodlamasII bilgi üzerine gerçeklestirildigini ve sonuçta ortaya çilZlan BCH kodlarII LDPC
kodlamasian geçtigini göz önünde bulundurunuz.
Sekil 115 benzetimlerde kullanllân BCH kodlamasIlîgiösteren diyagramlarEllapsamaktadlEl
Daha spesifik olarak, Sekil 115'in (A) klîrnlZDVB-SQ standardIa belirlenen 64k'lllîl LDPC
koduna öncelikli olarak LDPC kodlamalelI gerçeklestirildigi BCH kodlamasII
parametrelerini gösteren bir diyagrade
eklenmektedir, böylelikle BCH kodlamasEl 12-, 10-, veya 8-bit hata düzeltmesini
saglamaktadlü
Sekil 115'in (B) klgmlîlbenzetimlerde kullanuân BCH kodlamasII parametrelerini gösteren bir
diyagramdIE
DVB-S.2'deki duruma benzer olarak 12-, 10-, veya 8- bit hata düzeltmesini yapabilen BCH
kodlamasü bir LDPC kodunun kod oran. uygun olarak 192, 160, 128 arthIEZl bitinin
eklenmesiyle gerçeklestirilmistir.
Sekil bir örnek konfigürasyonunu gösteren bir blok
diyagramIB
Bir OFDM isleme birimi (OFDM isletimi) (151) iletme cihazlEUan (11) bir OFDM isareti
almaktadlEl(Sekil 7), ve OFDM isareti üzerinde isaret islemesini gerçeklestirmektedir. OFDM
isleme birimi (151) tarafIdan gerçeklestirilen isaret isleme araciliglýla elde edilen veri (baska
bir ifadeyle simgeler), bir çerçeve yönetim birimine (Çerçeve Yönetimi) (152) tedarik
edilmektedir.
Çerçeve yönetim birimi ( tedarik edilen simgeleri dâhil
eden bir çerçevenin islemesini (çerçeve yorumlama) hedef verinin simgelerini ve kontrol
verisinin simgelerini elde etmek için gerçeklestirmektedir, ve hedef verinin ve kontrol verisinin
simgelerini sßislîla frekans serpistirme çözücülere (161 ve 153) tedarik etmektedir.
Frekans serpistirici (153) çerçeve yönetim biriminden (152) simge birimleri halinde tedarik
edilen simgeler üzerinde frekans serpistirme çözmeyi gerçeklestirmektedir, ve sonuçta olusan
simgeleri bir QAM kod çözücüye (154) tedarik etmektedir.
QAM kod çözücü (154) ortogonal modülasyon çözme için frekans serpistirme çözücüden
(153) tedarik edilen (baska bir ifadeyle yIlîküme noktalarII kodlarIElçözmektedir)
simgelerin (baska bir ifadeyle yIlîküme noktalar. eslenen simgeler) eslemesini
çözmektedir, ve sonuçta olusan veriyi (baska bir ifadeyle bir LDPC kodunu) bir LDPC kod
çözücüye (155) tedarik etmektedir.
LDPC kod çözücü ( tedarik edilen LDPC kodu üzerinde LDPC
kod çözmesi gerçeklestirmektedir, ve sonuçta olusan LDPC hedef verisini (gösterilen örnekte
bir BCH kodu ) bir BCH kod çözücüye (156) tedarik etmektedir.
BCH kod çözücü ( tedarik edilen LDPC hedef verisi üzerinde
BCH kod çözmesi gerçeklestirmektedir, ve sonuçta olusan kontrol verisini (isaretlesme)
çlKlarmaktadlB
Diger taraftan, frekans serpistirme çözücü (161) çerçeve yönetim biriminden (152) simge
birimleri halinde tedarik edilen simgeler üzerinde frekans serpistirme çözmesini
gerçeklestirmektedir, ve sonuçta olusan simgeleri bir MISO/MIMO kod çözücüye (162)
tedarik etmektedir.
MISO/MIMO kod çözücü (162) frekans serpistirme çözücüden (161) tedarik edilen veriler
(baska bir ifadeyle semboller) üzerinde uzay-zaman kod çözmesini gerçeklestirmektedir, ve
sonuçta olusan veriyi bir süre serpistirme çözücüye (163) tedarik etmektedir.
Süre serpistirme çözücü ( sembollerin birimleri olarak
tedarik edilen veri (baska bir ifadeyle simgeler) üzerinde süre serpistirme çözmesini
gerçeklestirmektedir, ve sonuçta olusan veriyi bir QAM kodlaylîlýla (164) tedarik etmektedir.
QAM kod çözücü (164) ortogonal modülasyon çözme için süre serpistirme çözücüden (163)
tedarik edilen (baska bir ifadeyle y lîküme noktalarII kodlarIEçözmektedir) simgelerin
(baska bir ifadeyle yIlZ<üme noktalarlEia eslenen simgeler) eslemesini çözmektedir, ve
sonuçta olusan veriyi (baska bir ifadeyle simgeleri) bir bit serpistirme çözücüye (165) tedarik
etmektedir.
Bit serpistirme çözücü ( tedarik edilen veri (baska bir ifadeyle
simgeler) üzerinde bit serpistirme çözmesini gerçeklestirmektedir, ve sonuçta olusan LDPC
kodunu bir LDPC kodlaylîlýh (166) tedarik etmektedir.
LDPC kod çözücü (166), bit serpistirme çözücüden (165) tedarik edilen LDPC kodu üzerinde
LDPC kod çözmesi gerçeklestirmektedir, ve sonuçta olusan LDPC hedef verisini (gösterilen
örnekte, bir BCH kodu) bir BCH kod çözücüye (167) tedarik etmektedir.
BCH kod çözücü ( tedarik edilen LDPC hedef verisi üzerinde
BCH kod çözmesi gerçeklestirmektedir, ve sonuçta olusan veriyi bir BB karStlîilna çözücüye
(168) tedarik etmektedir.
BCH kod çözücü ( tedarik edilen veri üzerinde BB karßtlüina
çözmesini gerçeklestirmektedir, ve sonuçta olusan veriyi bir bos durum iptal etme birimine
(Bos Durum Iptal) (169) tedarik etmektedir.
Bos durum iptal etme birimi (169), BB karlgtüna çözücüden (168) tedarik edilen veriden
Sekil 8'de gösterilen dolgu yaplEE(112) tarafian eklenen bos durumu iptal etmektedir, ve
sonuçta olusan veriyi bir çogullama çözücüye (170) tedarik etmektedir.
Çogullama çözücü (170) bos durum iptal biriminden (169) tedarik edilen veride çogaltilân bir
veya daha fazla aklglîghedef veri) ayrilBiaktadlB gerekli olan islemeyi gerçeklestirmektedir, ve
sonuçta olusan veriyi çlEtlâklSßIarak çlKlarmaktadlB
Iletme cihazII (12) Sekil 116'da gösterilen bloklarlEl bazHârIIZlkapsamaks- konfigüre
edilebilecegini göz önünde bulundurunuz. Daha spesifik olarak, örnegin iletme cihazII (11)
(Sekil 8), süre serpistirici (, ve
frekans serpistiriciyi (124) kapsamaks- konfigüre edilmesi halinde, allîlîihaz (12), sßslîla
iletme cihazII (11) süre serpistirici (, frekans serpistirici
(120), ve frekans serpistiricisine (124) karsiEilZl gelen bloklar olan süre serpistirme çözücü
(, ve frekans
serpistirme çözücüyü (153) kapsamaks- konfigüre edilebilmektedir.
Sekil 117, Sekil 116'da gösterilen bit serpistirme çözücünün (165) bir örnek
konfigürasyonunu gösteren bir blok diyagramIE
Bit serpistirme çözücü ( ve bir sütun bükme serpistirme
çözücüsü (55) kapsamaktadlEl ve QAM kodlay-n (164) (Sekil 116) tedarik edilen
simgelerin simge bitleri Üzerinde (bit) serpistirme çözmesini gerçeklestirmektedir.
Daha spesifik olarak, çogullaylöîd54), QAM kod çözücü (164) taraflEUan saglanan simgelerin
simge bitleri üzerinde, Sekil 9'da gösterilen çogullama çözücü (25) tarafIan gerçeklestirilen
permütasyon islemesine karsiIJKIgelen (permütasyon islemesinin tersi olan) ters permütasyon
islemesini gerçeklestirmektedir. Yani, çogullaylEH54) permütasyon islemesiyle degistirilmis
LDPC kodlarEI kod bitlerinin (baska bir ifadeyle simge bitleri) konumlarIEl orijinal
konumlari geri yüklemek için ters permütasyon islemesi gerçeklestirmektedir, ve sonuçta
olusan LDPC kodunu sütun bükme serpistirme çözücüsüne (55) tedarik etmektedir.
Sütun bükme serpistirme çözücüsü (55) çogullay-n (54) tedarik edilen LDPC kodu
üzerinde, Sekil 9'da gösterilen bir sütun bükme serpistiricisi (24) taraflEldan gerçeklestirilen
yeniden sßlama islemesiyle, ve sütun bükme serpistirmesine karsiIJKJ gelen (sütun bükme
serpistirmesinin tersi olan) sütun bükme serpistirme çözmesini gerçeklestirmektedir. Yani,
sütun bükme serpistirme çözücüsü (55), örnegin sütun bükme serpistirme çözmesiyle, sßsü
sütun bükme serpistirmesiyle degistirilmis LDPC kodunun kod bitlerini geri yüklemek için,
orijinal slßya yeniden sßlama islemi olarak ters yeniden sßlama islemesi
gerçeklestirmektedir.
Spesifik olarak, sütun bükme serpistirme çözücüsü (55) Sekil 28'de tipik olarak gösterilen
bellege (31) benzer bir konfigürasyona sahip olan bir bellekten serpistirme çözmesine yönelik
LDPC kodlarII kod bitlerinin yazilIhasIj/e okunmasiEa sütun bükme serpistirme çözmesini
gerçeklestirmektedir.
Bununla birlikte, sütun bükme serpistirme çözücüsü (55) bellekten (31) okunmus bir koddaki
bir okuma adresini bir yazma adresi olarak kullanarak satlElyönünde serpistirme çözmesi için
bellege kod bitleri yazmaktadE Buna ek olarak, sütun bükme serpistirme çözücüsü (55)
bellege (31) yaziIBilglbir koddaki bir yazma adresini bir okuma adresi olarak kullanarak sütun
yönünde serpistirme çözmesi için bellekten kod bitleri okumaktadE
Sütun bükme serpistirme çözmesinin bir sonucu olarak elde edilen LDPC kodu, sütun bükme
serpistirme çözücüden (55) LDPC kod çözücüye (166) tedarik edilmektedir.
Burada, QAM kod çözücüden (164) bit serpistirme çözücüye (165) tedarik edilen LDPC
kodunun eslik serpistirmeye, sütun bükme serpistirmesine, ve permütasyon islemesine tabi
olmasi] durumunda, bit serpistirme çözücüsü (165) tüm ters isletimleri
gerçeklestirebilmektedir, yani eslik serpistirmesine karsUJE gelen (eslik serpistirme isletiminin
tersi olan, baska bir ifadeyle süsüeslik serpistirmeyle degistirilmis LDPC kodunun kod
bitlerini orijinal lehlarlEla geri yüklemesi için eslik serpistirme çözmesi) eslik serpistirme
çözmesi, permütasyon islemesine karsiIIKJ gelen ters permütasyon islemesi, ve sütun bükme
serpistirmesine karsHJKl gelen sütun bükme serpistirme çözmesi.
Sekil 117'de gösterilen bit serpistirme çözücüde (165), bununla birlikte eslik serpistirme
çözmesi gerçeklestirilmemektedir, çünkü bit serpistirme çözücü (165), permütasyon
islemesine karsiliKl gelen ters permütasyon islemesini gerçeklestiren çogullayIEEQS4) ve sütun
bükme serpistirmesine karsHJKl gelen sütun bükme serpistirme çözmesi gerçeklestiren sütun
bükme serpistirme çözücüsü (55) kapsamas. ragmen, eslik serpistirmeye kars[l]Kl gelen
eslik serpistirme çözücüyü gerçeklestirmek için konfigüre edilmis bir blok kapsamamaktadEI
Buna uygun olarak, ters permütasyon islemesinin ve sütun bükme serpistirme çözmesinin
üzerinde gerçeklestirildigi ancak eslik serpistirme çözmesinin gerçeklestirilmedigi LDPC kodu,
bit serpistirme çözücünün (165) (sütun bükme serpistirme çözücüsünden (55)) LDPC kod
çözücüye (166) tedarik edilmektedir.
LDPC kod çözücü ( LDPC kodlamasElçin
kullanIlglüslik kontrol matrisi (H) üzerinde eslik serpistirmeye karsiEllZl gelen en az bir sütun
permütasyonunu gerçeklestirerek elde edilen bir dönüstürülmüs eslik kontrol matrisi
kullanarak bit serpistirme çözücüden (165) tedarik edilen LDPC kodu üzerinde LDPC kod
çözmesi gerçeklestirmektedir, ve sonuçta olusan veriyi LDPC hedef verisinin kod çözmesinin
bir sonucu olarak çlElarmaktadB
Sekil ve bir
LDPC kod çözücü (116) tarafIdan gerçeklestirilen bir islemi gösteren bir aklglsemasIlEl
Adli S ortogonal modülasyon çözme için süre serpistirme
çözücüden (163) tedarik edilen simgelerin (baska bir ifadeyle yIlîküme noktalar. eslenen
simgeler) eslemesini çözmektedir, ve sonuçta olusan veriyi bir bit serpistirme çözücüye (165)
tedarik etmektedir. SonrasIa islem S112 acl“ ilerlemektedir.
AclIi S tedarik edilen simgelerin
simge bitleri üzerinde serpistirme çözmesini (baska bir ifadeyle bir serpistirme çözmeyi)
gerçeklestirmektedir. SonrasIa islem S113 ad“ ilerlemektedir.
Daha spesifik olarak, adli 5112'de bit serpistirme çözücüdeki (165) çogullaylîl:(54), QAM
kodlay-n (55) tedarik edilen simgelerin simge bitleri üzerinde ters permütasyon
islemesini gerçeklestirmektedir, ve sonuçta olusan LDPC kodunun kod bitlerini sütun bükme
serpistirme çözücüsüne (55) tedarik etmektedir.
Sütun bükme serpistiricisi (55) çogullay-n (54) tedarik edilen LDPC kodu üzerinde bir
sütun bükme serpistirme gerçeklestirmektedir, ve sonuçta olusan LDPC kodunu LDPC kod
çözücüye (166) tedarik etmektedir.
Adli LDPC
kodlamasEiçin kullandlgilîleslik kontrol matrisini (H) kullanarak yani, eslik kontrol matrisi
üzerinde eslik serpistirmesine karslIJE gelen en azlEtlan sütun permütasyonunu
gerçeklestirerek elde edilen bir dönüstürülmüs eslik kontrol matrisi kullanarak sütun
serpistirme çözücüden (55) tedarik edilen LDPC kodu üzerinde LDPC kod çözmesi
gerçeklestirmektedir, ve sonuçta olusan veriyi LDPC hedef verisinin kod çözmesinin bir
sonucu olarak BCH kod çözücüye (167) çllZlarmaktadlEl
Sekil 117'de aynlîamanda, gösterimin kolayllglljid- Sekil 9'dakine benzer bir durumda, ters
permütasyon islemesini gerçeklestiren çogullay-I (54) ve sütun bükme serpistirme
çözmesini gerçeklestiren sütun bükme serpistirme çözücünün (55) ayrElbirimler olarak
konfigüre edildigini göz önünde bulundurunuz. Bununla birlikte çogullaylEEKS4) ve sütun
bükme serpistiricisi (55) tek bir birime entegre edilebilmektedir.
Buna ek olarak, Sekil 9'da gösterilen bit serpistirme çözücünün (116) sütun bükme
serpistirmesi gerçeklestirmemesi durumunda, Sekil 117'de gösterilen bit serpistirme
çözücüsünün (165) sütun bükme serpistirme çözücü (55) ile donatüfnas- gerek
bulunmamaktadlEl
SonrasIa, Sekil tarafIan gerçeklestirilen LDPC
kod çözmesi daha detaylßlarak açllZlanacaktB
Yukari aç[lZland[gil:lgibi, Sekil , üzerinde ters
permütasyon islemesinin ve sütun bükme serpistirmesinin gerçeklestirildigi ancak eslik
serpistirme çözmesinin gerçeklestirilmedigi sütun serpistirme çözücüden (55) tedarik edilen
LDPC kodu üzerinde, Sekil 8'de gösterilen LDPC kodlay-I (155) LDPC kodlamasüçin
kullandigEéslik kontrol matrisi (H) üzerindeki eslik serpistirmesine karsüllîl gelen en azIan
sütun permütasyonunun gerçeklestirerek elde edilen bir dönüstürülmüs eslik kontrol matrisi
kullanarak LDPC kodlamasÜgierçeklestirmektedir.
Burada, LDPC kod çözmesi, devre semasII boyutunu azaltlîlken isletme frekansIÜ/eterli
olarak uygulanabilir bir arallEl içerisinde tutmak için bir dönüstürülmüs eslik kontrol matrisi
kullanarak gerçeklestirilebilmektedir. Bu tür bir LDPC kod çözümü daha önceden önerilmistir
(bakIEl örnek olarak Japonya Patenti No. 4224777 numaralwatent dokümanD]
Buna uygun olarak, öncelikle daha önceden önerilen bir dönüstürülmüs eslik kontrol matrisi
kullanan LDPC kod çözmesi Sekiller 119 ila 122'den hareketle açllZIanacaktlÜ
Sekil 119 2/3'Iük bir kod oranü/e 90'llKl bir kod uzunluguna (N) sahip bir LDPC kodunun bir
eslik kontrol matrisinin (H) bir örnegini göstermektedir.
temsil edilmektedir.
Sekil 119'da gösterilen eslik kontrol matrisinde (H), bir eslik matrisi bir basamak seklinde
yaplýa sahiptir.
Sekil 120 Ifade (11)'in satlEl permütasyonu ve Ifade (12)'nin sütun permütasyonunu Sekil
119'da gösterilen eslik kontrol matrisi (H) üzerinde gerçeklestirerek elde edilen bir eslik
kontrol matrisi (H') göstermektedir.
SatlElpermütasyonu: (6s+t+1).inci satlEla (5t+s+1).inci satIE
Sütun permütasyonu: (6x+y+61).inci sütun _› (5y+x+61).inci sütun
6, arallgllEUa tamsayllâr oldugunu göz önünde bulundurunuz.
Ifade (11)'in satlElpermütasyonu sayllârlîllâ'ya bölünerek 1 kalanIEleren 1'inci 7'inci, 13'üncü,
19'uncu ve 25'inci satlEIlarE, sßsüa 1'inci, 2'inci, 3'üncü, 4'üncü ve 5'inci satlEllarla yer
degistirilecegi ve sayllârEö'ya bölünerek 2 kalanIEi/eren 2'inci, 8'inci, 14'üncü, 20'inci ve
26'lEtElsatlEllarI süslîla 6'iEtü7'inci, 8'inci, 9'uncu, ve 10'uncu satlîliarla yer degistirilecegi
seklide permütasyona olanak tanIiaktadlE
Ilaveten, Ifade (12)'nin sütun permütasyonu sütunlarII sayilârlîß'ya bölünerek 1 kalanIEl
permütasyona olanak tan Iaktad lB
Yukarüia açllZIandlgiügibi, satlElve sütun permütasyonunu Sekil 119'da gösterilen eslik kontrol
matrisi (H) üzerinde gerçeklestirerek elde edilen bir matris, Sekil 120'de gösterilen eslik
kontrol matrisi (H') olmaktadlEl
Burada, eslik kontrol matrisinin (H) satlElpermütasyonu LDPC kodlarII kod bitlerinin süslü
etkilememektedir.
AyrlEla, Ifade (12)'nin sütun permütasyonu, yukar- açiKlandigiEgibi, bilgi uzunlugunun (K)
60, çevrimsel yapII birim sütunlarlEl saylîlElI (P) 5, ve eslik uzunlugunun (M) böleninin (q:
M/P) 6 oldugu (gösterilen örnekte, 30) durumda, (K+qx+y+1).inci kod bitininin
(K+Py+x+1).inci kod bitine konumunu serpistirmek için gerçeklestirilen eslik serpistirmesine
karsilllîlgelmektedir.
Buna uygun olarak, Sekil 120'de gösterilen eslik kontrol matrisi (H') . Sekil 119'da
(K+Py+x+1).inci sütunuyla gösterilen eslik kontrol matrisinin (H) (K+qx+y+1).inci sütununu
en azIdan sütun permütasyonuyla yer degistirmek için gerçeklestirilerek elde edilen bir
dönüstürülmüs eslik kontrol matrisi olmaktadlü
Sekil 120'de gösterilen dönüstürülmüs eslik kontrol matrisini (H') Ifade (12)'dekiyle aynEl
permütasyonla Sekil 119'da gösterilen orijinal eslik kontrol matrisinin (H) LDPC kodu üzerinde
gerçeklestirerek elde edilen bir LDPC koduyla çarplliiaslîbir slfJElvektörü vermektedir. Daha
spesifik olarak, Ifade (12)'nin sütun permütasyonunun gerçeklestirerek elde edilen bir satEl
vektörünün bir satlElvektörü (C) üzerinde orijinal eslik kontrol matrisinin (H) bir LDPC kodu
olarak (baska bir ifadeyle, bir kod sözcügü) (c') ile temsil edilmesi durumunda, (HcT) eslik
kontrol matrisinin dogasIdan kaynaklElolarak bir slfJElvektörü olmaktadlü ve dolaylsma
(H'c'T) da bir siEiElvektörü olmaktadlE
Böylelikle Sekil 120'de gösterilen dönüstürülmüs eslik kontrol matrisini (H') Ifade (12)'nin
sütun permütasyonunun orijinal eslik kontrol matrisinin (H) LDPC kodu (c) üzerinde
gerçeklestirmesiyle elde edilen LDPC kodunun (c') bir eslik kontrol matrisi olmaktadlE
Buna uygun olarak eslik kontrol matrisi (H) kullanilârak orijinal eslik kontrol matrisinin (H)
LDPC kodunu kodu çözülerek elde edilen kod çözmeye benzer bir sonuç, Sekil 120'de
gösterilen dönüstürülmüs eslik kontrol matrisi (H') kullanllârak Ifade (12)'nin sütun
permütasyonunun orijinal eslik kontrol matrisinin (H) LDPC kodu (c) üzerinde
gerçeklestirmesiyle elde edilen LDPC kodunun (c') kod çözmesiyle (LDPC kod çözme) elde
edilebilmektedir, ve sonraleh Ifade (12)'nin sütun permütasyonunun tersi kodu çözülmüs
LDPC kodu (c') üzerinde gerçeklestirmektedir.
Sekil 121 Sekil 120'de gösterilen elemanlarEbirbirinden ( 5 x 5 ) matrislik birimler halinde
arallElandlBlBuglolan dönüstürülmüs eslik kontrol matrisini (H') göstermektedir.
Sekil 121'de dönüstürülmüs eslik kontrol matrisi (H') (5 x 5 (= P x P)) birim matrislerinin bir
kombinasyonuyla temsil edilmektedir, matrislerin her biri 0 elemanlîla yer degistirilen bir
birim matrisinde 1 elemanII bir veya daha fazlasiEla sahiptir (bundan sonra uygun
görüldügü üzere “sözde-birim matrisleri” olarak atiflia bulunulacaktlî), matrisler bir birim
matrisini veya bir sözde-birim matrisinin çevrimsel olarak kaydßlîhasüla yapilîhaktadlrîl
(bundan sonra uygun görüldügü üzere "kaydlEIlInlg matrisler" olarak atliîia bulunulacaktlB,
matrislerin her biri bir birim matrisinin, bir sözde-birim matrisinin ve bir kaydlElBilS matrisin
(bundan sonra uygun görüldügü üzere “toplam matrisler" olarak atiûia bulunulacaktlE), ve (5
X 5) sifiElmatrislerin iki veya daha fazlasi. toplamlICblmaktadlEl
Sekil 121'de gösterilen dönüstürülmüs eslik kontrol matrisinin (H') (5 x 5) birim matristen,
sözde-birim matrislerinden, kaydlEllBiEmatrislerden, toplam matrislerden ve siElElmatrislerden
olustugu söylenebilmektedir. Bu dönüstürülmüs eslik kontrol matrisini (H') olusturan (5 x 5)
matrislere (birim matrisler, sözde-birim matrisler, kaydEllanSImatrisler, toplam matrisler ve
slîlE matrisler) bundan sonra uygun görüldügü üzere “bilesen matrisleri" olarak at[flia
bulunulacaktlEl
(P x P) bilesen matrisleriyle temsil edilen bir eslik kontrol matrisinin bir LDPC kodunun, her
bir (P) dügümü için kontrol dügümü hesaplamasElve degisken dügüm hesaplamasIEles
zamanllgerçeklestiren bir mimari kullanarak kodu çözülebilmektedir.
Sekil 122 yukarlElh açllZIanan kod çözme isletimini gerçeklestiren bir kod çözme cihazII bir
örnek konfigürasyonunu gösteren bir blok diyagramIlEi
Daha spesifik olarak, Sekil 122 Sekil 121'de gösterilen dönüstürülmüs eslik kontrol matrisini
(H') kullanarak Ifade (12)'nin en azIan sütun permütasyonunu Sekil 119'da gösterilen
orijinal eslik kontrol matrisinin (H) üzerinde gerçeklestirerek elde ettigi bir LDPC kodunu
çözmek için konfigüre edilmis bir kod çözme cihazII bir örnek konfigürasyonunu
göstermektedir.
veri depolama bellegi (, bir
FIFO'dan birini seçmek için bir seçici (305), aI-n veriyi depolamak için bir elin veri bellegi
(306), bir degisken dügüm hesaplama birimi (307), bir kodu çözülmüs sözcük hesaplama
birimi (309), bir al-n veri yeniden sülama birimi (310), ve bir kodu çözülmüs veri yeniden
leilama birimi (311) kapsamaktadß
Öncelikle, kenar veri depolama belleklerinde (300 ve 304) veri depolanmasi yönelik bir
yöntemin bir açilZlamasEyapilâcaktiEi
Kenar veri depolama bellegi (300), sayUârEiSekiI 121'de gösterilen dönüstürülmüs eslik
kontrol matrisinin (H') satllârII say-I bölünmesiyle elde edilen bir degere, baska bir
ifadeyle 30, her bir bilesen matrisinin satlEliarII sayiîlQa, (baska bir ifadeyle çevrimsel
yaplki birim sütunlarII saylîEQP)) baska bir ifadeyle 5'e esit olan (3001 ila 3006) arasIa
aItEFIFO kapsamaktadiü (300,) (y = 1, 2, ..., 6) FIFO'nun her biri katsayDasamaIarlEUa
depolama alanlarEkapsamaktadlEi ve sayiiârlîher bir bilesen matrisinin sütunlarII sayi
ve satlEliarII say_ esit olan bes kenara karsll]Kl gelen iletilerin (baska bir ifadeyle
çevrimsel yapII birim sütunlarII saylîlîqPD es zamanlüilarak her bir asamanI depolama
alanIan okunabilmektedir ve alana yazllâbilmektedir. Buna ek olarak, (300,) FIFO'IarI her
birinin depolama alanlarII asamalariEiiEi saylîESD olmaktadlîi bu sayESekil 121'de gösterilen
dönüstürülmüs eslik kontrol matrisinin satlEIyönünde 1'lerin (Hamming aglHlgiLB en yüksek
say Eiîcblmaktad IE
Sekil 121'de gösterilen dönüstürülmüs eslik kontrol matrisinin (H') birinci ila bes satEliarII
lilerinin konumlar- karsiIlKl gelen veri (baska bir ifadeyle degisken dügümlerden iletiler (vi
)), her bir satlE yanal yönde veri elemanlarMa dolacak sekilde FIFO (3001)'de
depolanmaktadlîl(baska bir ifadeyle O'Iar yok sayliBiaktadlE). Daha spesifik olarak, (j.inci)
sat-aki ve (I.inci) sütunundaki eleman. (j,i) ile temsil edilmesi durumunda,
dönüstürülmüs eslik kontrol matrisinin (H') (1,1) ila (5,5)'Iik (5 x 5) birim matrislerinin
1'lerinin konumuna karsllIlZl gelen veri FIFO (3001)'in birinci asamasII depolama alanIda
depolanmaktadE Dönüstürülmüs eslik kontrol matrisinin (H') (1,21) ila (5,25)'Iik (üç eleman
taraflEldan saga (5 x 5) birim matris olarak çevrimsel kaydIElIIârak elde edilen bir kaydiîilnallîl
matris olan) kaydiEilnallZmatrislerinin 1'lerinin konumuna kars[[[EI gelen veri, ikinci asamanI
depolama alanIda depolanmaktadlîl Benzer olarak, veri dönüstürülmüs eslik kontrol
matrisiyle (H') iliskili olan üçüncü ila sekizinci asamalari depolama alanlarIa
depolanmaktadlE Ayrlîb, dönüstürülmüs eslik kontrol matrisinin (H') (1,86) ila (5,90)'lUZl( (5 X
) birim matrisinde O'Iar ile birinci sat-a 1'leri yer degistirerek elde edilen bir eleman
tarafIan sola (5 x 5) birim matris olarak çevrimsel kaydlîilârak elde edilen bir kaydünalü
matris olan) kaydünalümatrislerinin 1'lerinin konumuna karsiEiEl gelen veri dokuzuncu
asaman depolama alanIa depolanmaktadß
Dönüstürülmüs eslik kontrol matrisinin (H') altiEicüla onuncu satlBiarII 1'lerinin konumlar-
karsll]k`lgelen veri Sekil 'de depolanmaktadiîl Daha spesifik
olarak, dönüstürülmüs eslik kontrol matrisinin (H') (6,1) ila (10,5)'lik (bir eleman tarafli-Ilan
saga (5 x 5) birim matris olarak çevrimsel kaydlBlBrak elde edilen bir birinci kaydIEnalEl
matrisin ve iki eleman tarafIdan saga (5 x 5) birim matris olarak çevrimsel kaydülârak elde
edilen bir ikinci kaydlElnalElnatrisin toplamIEtemsil eden bir toplam matris olan) toplam
matrislerde dâhil edilen bir birinci kaydünalünatrisin 1'lerinin konumuna karsiIJKl gelen veri
FIFO (3002)'de birinci asamanI depolama alanIa depolanmaktadlEi Ayrlîla, dönüstürülmüs
eslik kontrol matrisinin (H') (6,1) ila (10,5)'lik toplam matrislerinde dâhil olan ikinci kaydiElnaIlZl
matrislerdeki 1'lerinin konumuna karsÜJKI gelen veri ikinci asamanI depolama alanIda
depolanma ktadlB
Daha spesifik olarak, (2) veya daha fazla aglîll[gia sahip olan bir bilesen matrisinin olmaslîl
durumunda, bilesen matrisinin (1) aglEll[g]- sahip iki veya daha fazla bir (P x P) birim
matrisiyle temsil edilmesi halinde birim matrisinde 0 elemanlarlýla 1'in bir veya daha
fazlasi. yer degistirilmesi ve birim matrisinin veya sözde-birim matrisinin çevrimsel olarak
kaydEirak yapllüiaslsîla bir kaydiîilnallîinatrisin, birim matriste bulunan 1'lerin konumlar-
karsHJKi gelen verilerin degistirilmesiyle yapilan birim matris (1) birim aglîlllglIlEl, sözde birim
matrisi ve kaydlElna matrisi (baska bir ifadeyle birim matrisine, sözde-birim matrisine veya
kaydlElnalünatrise ait kenarlara karslIlE gelen iletiler) aynüdreste (baska bir ifadeyle (3001
ila depolanmaktadE
Veri aynDzamanda dönüstürülmüs eslik kontrol matrisiyle (H') iliskilendirilmis müteakip
üçüncü ve dokuzuncu asamalar. depolama alanlarIda depolanabilmektedir.
Buna benzer olarak, veri dönüstürülmüs eslik kontrol matrisiyle (H') iliskilendirilmis olarak
(3003 ila 3006) FIFO'IarIa depolanabilmektedir.
Kenar veri depolama bellegi (304), dönüstürülmüs eslik kontrol matrisinin (H') sütunlarII
say-I bölünmesiyle elde edilen bir degere esit olan, baska bir ifadeyle 90, her bir bilesen
matrisinin sütunlarII saylîlîla, (baska bir ifadeyle çevrimsel yaplâhki birim sütunlarII
(304X) (x = 1, 2, ..., 18) FIFO'nun her biri katsayüasamalaria depolama alanlarEl
kapsamaktadß ve sayllârüher bir bilesen matrisinin sütunlarIlEl sayi ve satlEliarII
say_ esit olan bes kenara karsHJE gelen iletilerin (baska bir ifadeyle çevrimsel yaplElI birim
sütunlarII saylîlîl (P)) es zamanlEI olarak her bir asamanI depolama alanlEtlan
okunabilmektedir ve alana yazllâbilmektedir.
Sekil 121'de gösterilen dönüstürülmüs eslik kontrol matrisinin (H') birinci ila besinci
sütunlarII1'Ierinin konumlari karslIJIZl gelen veri (baska bir ifadeyle kontrol
dügümlerinden iletiler (Uj)), her bir sütun boylamsal yönde veri elemanlarlýla dolacak sekilde
FIFO (3041)'de depolanmaktadlEl(baska bir ifadeyle O'lar yok sayllBraktadlE). Spesifik olarak,
dönüstürülmüs eslik kontrol matrisinin (H') (1,1) ila (5,5)'Iik (5 x 5) birim matrislerinin
1'lerinin konumuna karsllllîl gelen veri FIFO (3041)'in birinci asamasII depolama alanIa
depolanmaktadlEl Dönüstürülmüs eslik kontrol matrisinin (H') (6,1) ila (10,5)'Iik (bir eleman
taraflEUan saga (5 x 5) birim matris olarak çevrimsel kaydlBlârak elde edilen bir birinci
kaydiElnalEtnatrisin ve iki eleman taraflîitlan saga (5 x 5) birim matris olarak çevrimsel
kaydlEllârak elde edilen bir ikinci kaydlElnalÜnatrisin toplamIEltemsiI eden bir toplam matris
olan) toplam matrislerde dâhil edilen bir birinci kaydlîrlnalüinatrisin 1'lerinin konumuna karslüKl
gelen veri, ikinci asamanI depolama alanIa depolanmaktadlE AyrlEh, dönüstürülmüs eslik
kontrol matrisinin (H') (6,1) ila (10,5)'Iik toplam matrislerinde dâhil olan ikinci kaydlElnalIZI
matrislerdeki 1'lerinin konumuna karsiIJKl gelen veri üçüncü asamanI depolama alanIa
depolanma ktadlB
Daha spesiük olarak, (2) veya daha fazla aglHligb sahip olan bir bilesen matrisinin olmaslZl
durumunda, bilesen matrisinin (1) aglHllg1- sahip iki veya daha fazla bir (P x P) birim
matrisiyle temsil edilmesi halinde birim matrisinde 0 elemanlarlýla 1'in bir veya daha
fazlasi. yer degistirilmesi ve birim matrisinin veya sözde-birim matrisinin çevrimsel olarak
kaydlElIârak üretilmesiyle bir kaydünalünatrisin, birim matriste bulunan 1'lerin konumlar-
karslIJIZl gelen verilerin degistirilmesiyle yapüân birim matris (1) birim aglElliglüsözde birim
matrisi ve kaydlElna matrisi (baska bir ifadeyle birim matrisine, sözde-birim matrisine veya
kaydlElnaIÜnatrise ait kenarlara karsil]Kl gelen iletiler) aynlldreste (baska bir ifadeyle (3041
ila depolanmaktadlB
Veri aynElzamanda dönüstürülmüs eslik kontrol matrisiyle (H') iliskilendirilmis müteakip
dördüncü ve besinci asamalar. depolama alanlarIa depolanabilmektedir. (3041) FIFO'IarI
her birinin depolama alanlarlBJlE] asamalarII saylîS olmaktadlîl bu saylîlönüstürülmüs eslik
kontrol matrisinin (H') satlElyönünde 1'Ierin (Hamming aglîlllgiûjbirinci ila besinci sütunlarIda
en yüksek saylîßlmaktadlîl
Buna benzer olarak, veri dönüstürülmüs eslik kontrol matrisiyle (H') iliskilendirilmis olarak
(3042 ve 3043) FIFO'larIa, ilgili uzunluklari 5 oldugu sekilde (asamalari sayED]
depolanabilmektedir. Veri aynüzamanda dönüstürülmüs eslik kontrol matrisiyle (H')
depolanabilmektedir. Veri aynElzamanda dönüstürülmüs eslik kontrol matrisiyle (H')
depolanabilmektedir.
Simdi, Sekil 122'de gösterilen kod çözme cihazII isletiminin bir açiklamaslglapllâcaktlü
( Sekil 121'de
gösterilen dönüstürülmüs eslik kontrol matrisinin (H') sat-Elisaret eden bilgiye (matris
seçmektedir, çevrimsel kaydlîilna devresinden (308) tedarik edilen bes ileti (D311) kenar veri
depolama belleginin (300) yukarDakHIda konumlandlEllBiaktadB ve toplu olarak seçilen
FIFO'daki bes iletiyi (D311) slBaIIZblarak depolamaktadlB AyrlEla, veriyi okurken, kenar veri
depolama bellegi ( okumaktadlÜ ve okunan
iletileri (D3001) kenar veri depolama belleginin (300) asagElakIiIa konumlandlEanE
seçiciye ('den gelen iletirlerin okunmasII
tamamlanmasII ardIan, kenar veri depolama bellegi (300) aynEkamanda süyla FIFO
Seçici ( uygun olarak
okunan FIFO'dan alEbn veriden gelen bes iletiyi seçmektedir, ve seçilen iletileri kontrol
dügümü hesaplama birimine (302) iletiler (D302) olarak tedarik etmektedir.
içermektedir, ve Ifade (7)'ye uygun olarak (Ifade (7)'deki iletilere (vi) karsHJE gelen) seçici
(301) tarafIan saglanan iletileri kullanarak D kontrol dügümü
hesaplamasEgerçeklestirmektedir. Kontrol dügümü hesaplama birimi (302) kontrol dügümü
hesaplamanI bir sonucu olarak elde edilen (Ifade (7)'deki iletilere (uj) karsll]]îl gelen) bes
Çevrimsel kaydüna devresi (303) karsiliEl gelen kenarEblde etmek için dönüstürülmüs eslik
kontrol matrisinden (H') çevrimsel olarak kaydlElIIhlSl orijinal birim matrislerinin (veya sözde-
birim matrislerinin) say-Elisaret eden bilgiye (matris verisi) (D305) dayanarak kontrol
olarak kaydlElnaktadB ve sonuçlarükenar veri depolama bellegine (304) iletiler (D304) olarak
tedarik etmektedir.
dönüstürülmüs eslik kontrol matrisinin (H') sat-[isaret eden bilgiye (matris verisi) (D305)
uygun olarak (3041 ila 30418) FIFO arasIan veri depolamak için bir FIFO seçmektedir,
çevrimsel kaydlElna devresinden (303) tedarik edilen bes ileti (D304) kenar veri depolama
belleginin (304) yukarßklilia konumland lEIliB1aktadlEl ve toplu olarak seçilen FIFO'daki bes
iletiyi (D304) slßlßlarak depolamaktadlB AyrlEb, veriyi okurken, kenar veri depolama bellegi
kenar veri depolama belleginin (304) asagüklia konumlandlElIEilîl kenar veri depolama
bellegine ('den gelen iletirlerin okunmasII
tamamlanmasi. ardIian, kenar veri depolama bellegi (304) aynDzamanda sßyla FIFO
Seçici ( uygun olarak
okunan FIFO'dan allEbn veriden gelen bes iletiyi seçmektedir, ve seçilen iletileri degisken
dügüm hesaplama birimine (307) ve kodu çözülmüs sözcükleri hesaplama birimine (309)
iletiler (D308) olarak tedarik etmektedir.
Diger taraftan, aI-n veri yeniden sßlama birimi (310), Sekil 119'da gösterilen, haberlesme
yolundan (13) Ifade (12)'nin sütun permütasyonu gerçeklestirilerek alin eslik kontrol
matrisine (H) karsiIJJZl gelen bir LDPC kodunu (D313) yeniden slßlamaktadü ve sonuçta
olusan veriyi aI-n veri (D314) olarak, allElan veri bellegine (306) tedarik etmektedir. Al-n
veri bellegi (306) aI-n veri yeniden slBalama biriminden (310)tedarik edilen allElan veriden
(D'Ierini
depolamaktadlîl Alin veri yeniden sßlama birimi ('lerini bes alIi
(LLR)'si birimleri halinde aIIi degerleri (D309) olarak degisken dügüm hesaplama birimine
(307) ve kodu çözülmüs sözcük hesaplama birimine (309) tedarik etmektedir.
içermektedir, ve Ifade (1)'e uygun olarak (Ifade (1)'deki iletilere (uji) karsima gelen) seçici
(305) taraflEUan saglanan iletileri ve aIlElan veri belleginden (306) tedarik edilen bes aIIi
degerini (D309) (Ifade (1)'deki all degerleri (u0i)) kullanarak D
degisken dügüm hesaplamasügerçeklestirmektedir. Degisken dügüm hesaplama birimi (307)
hesaplamanI bir sonucu olarak elde edilen (Ifade (1)'deki iletilere ( v1) karsHJKJ gelen) iletileri
(D tedarik etmektedir.
Çevrimsel kaydlûna devresi (308) karsHJKI gelen kenarElalde etmek için dönüstürülmüs eslik
kontrol matrisinden (H') çevrimsel olarak kaydlElIBiE orijinal birim matrislerinin (veya sözde-
birim matrislerinin) say-ülsaret eden bilgiye dayanarak degisken dügüm hesaplama birimi
sonuçlarülenar veri depolama bellegine (300) iletiler (D311) olarak tedarik etmektedir.
Yukar- açlElanan isletimlerin dizisi bir LDPC kodunun tek kod çözmesini gerçeklestirmek için
bir kereligine gerçeklestirilebilmektedir. Bir LDPC kodunun çözülmesinin ardlEUan, belirli
kerelerde, Sekil 122'de gösterilen kod çözme cihazElkodu çözülmüs sözcük hesaplama birimi
(309) ve kodu çözülmüs veriyi yeniden sßlama birimi (311) araclIJgilsîla nihai kodu çözülmüs
veriyi saptamaktad lElve çlEhrmaktadE
Daha spesifik olarak, kodu çözülmüs sözcük hesaplama birimi (309) bes kodu çözülmüs
çllZlan bes iletiyi D'teki iletiler mm ve aI-n
veri belleginden (306) tedarik edilen bes all degerini (D309) (baska bir ifadeyle Ifade
(5)'teki aIIi degerleri (u01)) kullanarak kodu çözülmüs veriyi (baska bir ifadeyle bir kodu
çözülmüs sözcügü) hesaplamak için birden çok kod çözme isletiminin bir nihai asamaslîrblarak
görev almaktadlü Kodu çözülmüs sözcük hesaplama birimi (309) hesaplamanI bir sonucu
olarak elde edilen kodu çözülmüs veriyi (D315), kodu çözülmüs veriyi yeniden sßlama
birimine (311) tedarik etmektedir.
Kodu çözülmüs sözcük hesaplama birimi (311) Ifade (12)'deki sütun permütasyonunun
tersini gerçeklestirerek kodu çözülmüs sözcük hesaplama biriminden (309) tedarik edilen
kodu çözülmüs verinin (309) sßslüdegistirmektedir, ve sonuçtaki veriyi, nihai kodu
çözülmüs veri (D316) olarak çlKbrmaktadlB
Yukari açlKlandiglEüzere, satlElpermütasyonu ve sütun permütasyonunun biri veya her ikisi,
bilesen matrislerinin bir kombinasyonuyla yani bir (P x P) birim matrisi,1'in bir veya daha
fazla elemanII O'I elemanlarlýla yer degistirerek üretilen bir sözde-birim matrisi, birim
matrisini çevrimsel olarak kaydßrak üretilen bir kayd lîilnallîlnatris veya sözde-birim matrisi,
iki veya daha fazla birim matrisinin, sözde-birim matrisi ve kaydlElnalDnatrisin toplamIEl
temsil eden bir toplam matris, ve bir (P x P) slÜElmatrisiyle temsil edilebilen eslik kontrol
matrisini bir eslik kontrol matrisine (baska bir ifadeyle dönüstürülmüs eslik kontrol matrisine)
dönüstürmek için eslik kontrol matrisi üzerinde (baska bir ifadeyle orijinal eslik kontrol
matrisi) gerçeklestirilmektedir. Bu, es zamanlElolarak (P) dügümleri için kontrol dügümü
hesaplamasü/e degisken dügüm hesaplamasIEgerçeklestiren bir mimariyi kullanarak bir
LDPC kodunun kodlanmaleb olanak tanIiaktadlB burada (P), satlBsayEÜIeya eslik kontrol
matrisinin sütunlarII say-an az olmaktadlB (P)'nin eslik kontrol matrisinin satlîlsaylîü'e
sütun say-an az oldugu, (P) dügümleri için es zamanlEblarak dügüm hesaplamasIEl
(kontrol dügümlerinin hesaplamasEl/e degisken dügümlerin hesaplamasDJgerçeklestiren bir
mimarinin kullannüdügüm hesaplamanI bir eslik kontrol matrisinin satlIltarlElI say-
veya sütunlarII say_ esit olan dügümler için es zamanlEblarak gerçeklestirildigi bir
durumla karsilâst-[gllîiba isletim frekansIEluygulanabilir bir arallEta tutarken katsayIIJD
tekrarlamalEllod çözmeyi gerçeklestirmeyi mümkün kllBiaktadEl
Sekil 122'de gösterilen kod çözme cihaz. benzer olarak Sekil 116'da gösterilen allEl]:ihaza
(12) dâhil edilmis olan LDPC kod çözücü (166), örnegin her (P) dügümü için kontrol dügümü
hesaplamasIEl/e degisken dügüm hesaplamasIEES zamanliZbIarak gerçeklestirerek LDPC
kod çözmesini gerçeklestirmek üzere konfigüre edilmektedir.
Daha spesifik olarak, aç[IZlamanI daha kolay anlasllßîaslîbd Eta, Sekil 8'de gösterilen iletme
cihazII (11) içine dâhil edilmis LDPC kodlay-n (115) çikan LDPC kodunun eslik kontrol
matrisi, örnek olarak Sekil 119'da gösterilen bir eslik kontrol matrisinin bir basamak seklinde
yaplýla sahip oldugu bir eslik kontrol matrisi (H) olmaktadlü Bu durumda, iletme cihazII
(11) eslik serpistiricisi (23) bilgi uzunlugunun 60, çevrimsel yaplEllEl birim sütunlarliîl say-I
(P) 5, eslik uzunlugunun (M) böleninin (q =M/P) 6 oldugu, (K+qx+y+1).inci kod bitininin
(K+Py+x+1).inci kod bitine konumunu serpistirmek için eslik serpistirmesi
gerçeklestirmektedir.
Yukari açllZland[glEigibi, eslik serpistirme isletimi Ifade (12)'nin sütun permütasyonuna
karsll]k`l gelmektedir. Dolaylîlsîla, LDPC kod çözücünün (166) Ifade (12)'nin sütun
permütasyonunu gerçeklestirmesi gerekli olmamaktadß
Sekil 116'da gösterilen allîElcihazIa (12), yukar- açilaand[g]lîlgibi, üzerinde eslik
serpistirme çözmesinin gerçeklestirilmedigi bir LDPC kodu, yani, üzerinde Ifade (12)'nin sütun
permütasyonunun gerçeklestirildigi LDPC kodu, bit serpistirme çözücüden (55) LDPC kod
çözücüye ( Sekil 122'de gösterilen kod
çözme cihaz. benzer bir isleme gerçeklestirmektedir, yalniîta Ifade (12)'nin sütun
permütasyonunu gerçeklestirmemektedir.
Daha spesifik olarak, Sekil bir
örnek konfigürasyonunu göstermektedir.
Sekil Sekil 122'de gösterilen kod çözme cihazlEla benzer bir
konfigürasyona sahiptir, yalnlîta Sekil 122'de gösterilen aliEhn veri yeniden slülama birimi
(310) dâhil edilmemektedir ve Sekil 122'de gösterilen kod çözme cihaz. benzer olarak,
yalnlîta burada açllZIanmayan Ifade (12)'nin sütun permütasyonunu gerçeklestirmedigi bir
isleme gerçeklestirmektedir.
Yukarida açilZlandigiEgibi, LDPC kod çözücü (166) al-n veri yeniden sßlama birimi (310)
dâhil edilmeksizin konfigüre edilebilmektedir ve Sekil 122'de gösterilen kod çözme cihazIan
boyut olarak daha küçük olabilmektedir.
Sekiller 90, bilgi
uzunlugunun (K) 60, çevrimsel yapII birim sütun say-I (P) (baska bir ifadeyle bir bilesen
matrisinin satlîliarIlEl sayüe sütunlarII say-[5]) 5, ve eslik uzunlugunun (M) böleninin (q
(= M/P)) 6 oldugunu göz önünde bulundurunuz. Bununla birlikte, kod uzunlugu (N), bilgi
uzunlugu (K), çevrimsel yapII birim sütunlarII saylEEQP) ve bölenin (q (= M/P)) yukarüh
açlKlanan degerlerle sIlEIlEbImamaktadlü
Daha spesifik olarak, Sekil 8'de gösterilen iletme cihazIaki (11) LDPC kodlaylîEi(115),
Pq (= N - M)) ile verildigi, çevrimsel yapIlEI birim sütunlarlBJI say-E (P) 360 oldugu, ve
bölenin (q) (M/P) ile verildigi bir LDPC kodu çilZlarmaktadE Sekil 123'te gösterilen LDPC
dügümü hesaplamasEl/e degisken dügüm hesaplamasIEles zamanIEbIarak gerçeklestirerek
LDPC kod çözmeyi gerçeklestirmek için kullanllâbilmektedir.
Sekil 124 Sekil 117'de gösterilen bir serpistirme çözücüye (165) dâhil edilen çogullay-I
(54) islemesini gösteren diyagramlarEkapsamaktadlEl
Daha spesifik olarak, Sekil 124'ün (A) kEmEIçogullama çözücünün (54) fonksiyonel
konfigürasyonunun bir örnegini göstermektedir.
ÇogullaylEE(54), çogullay-I (54) yukarüklia konumlanmlSIQAM kod çözücüden (54)
saglanan simgelerin simge bitleri üzerinde, iletme cihazII (11) çogullama çözücüsü (25)
tarafIan gerçeklestirilen permütasyon islemesine kars[[ilZl gelen (permütasyon islemesinin
tersi olan) ters permütasyon islemesini gerçeklestirmektedir. Yani, çogullaylEJ(54)
permütasyon islemesiyle degistirilmis LDPC kodlarII kod bitlerinin (simge bitleri)
konumlarIIZI orijinal konumlarlEla geri yüklemek için ters permütasyon islemesi
gerçeklestirmektedir, ve sonuçta olusan LDPC kodunu çogullay-I (54) asagElakIiIa
konumlandlîliilglsütun bükme serpistirme çözücüsüne (54) tedarik etmektedir.
Daha spesifik olarak, (b) simgelerinin (mb) simge bitleri (yo, yi, ymb-1) (b) simgelerinin
(ard[[)l birimleri halinde çogullay-ki (54) ters permütasyon birimine (1001) tedarik
edilmektedir.
Ters permütasyon birimi (1001), (mb) simge bitlerini ( yo ila ymb-1) (mb) orijinal kod bitlerinin
(bo, bi, ..., bnm) slßslöla geri yüklemek için ter permütasyon gerçeklestirmektedir (baska bir
ifadeyle kod bitlerinin sßasüwo ila bmb-l) iletme cihazEl(11) tarafElüzerinde çogullama
çözücüye (25) dâhil olan permütasyon birimi (32) öncesinde permütasyonu
gerçeklestirmektedir), ve sonuçta olusan kod bitlerini (bu ila bmw) çllZbrmaktadE
Iletme cihazE(11) tarafEüzerinde çogullama çözücüye (25) dâhil olan bellege (31) benzer
olarak bellek (1002) satE(yatay) yönünde (mb) bitleri ve sütun (dikey) yönünde (N/(mb))
bitleri depolamak için bir depolama kapasitesine sahiptir. Baska bir ifadeyle, bellek (1002)
(N/(mb)) bitlerini depolamasülçin (mb) sütunlarElkapsamaktadE
Ters permütasyon biriminden (1001) çllZlan LDPC kodlarII kod bitlerinin, bir kod bitinin
iletme cihazII (11) çogullama çözücüsündeki (25) bellekten (31) okundugu yönde bellege
yazlliîa yönünde bellekten (1002) okundugunu göz önünde bulundurunuz.
Buna uygun olarak, Sekil 124'ün (A) klEinIa gösterildigi gibi allEEtihazI (12) çogullayügj
(54) ters permütasyon biriminden ( bitlerinin
birimleri halinde satlElyönünde yazmaktadlü burada yazma islemi bellegin üstünden alt.
kadar, birinci satülan baslayarak hareket etmektedir.
Ilaveten, bir kod uzunluguna karsiEllZl gelen kod bitlerinin yazIiIlZllamamland[g]a, çogullaylîEl
(54) sütun yönünde kod bitlerini bellekten (1002) okumaktadü ve okunan kod bitlerini
çogullay-I (54) asagllkli yönünde konumlanmlg sütun bükme serpistirme çözücüsüne
(55) tedarik etmektedir.
Burada, Sekil 124'ün (B) kEinDJellekten (1002) okunan kod bitlerinin okunmasIEgösteren
bir diyagramdlE
Çogullaylîlî(54) okuma isleminin en soldaki sütundan baslayarak saga dogru hareket ettigi
bellegin ( kod
bitlerini yazmaktadlü
Sekil 125 Sekil 117'de gösterilen bit serpistirme çözücüsüne (165) dâhil edilen sütun bükme
serpistirme çözücüsünün (55) islemesini gösteren bir diyagramdlü
Daha spesifik olarak, Sekil 125, çogullay-I (54) belleginin (1002) bir örnek
konfigürasyonunu göstermektedir.
Bellek (1002) sütun (dikey) yönünde (N/(mb)) bitleri ve satlEl(yatay) yönünde (mb) bitleri
depolamak için depolama kapasitesine sahiptir.
Sütun bükme serpistiricisi (55), LDPC kodunun bir kod bitinin bellege (1002) bir satlB
yönünde yazllüiasElve bellekten (1002) bir sütun yönünde okunmasEhalinde, bir yazma
baslatma konumunu kontrol ederek sütun bükme serpistirmeyi gerçeklestirmektedir.
Daha spesiük olarak, sütun bükme serpistirme çözücüsü (55), süsü sütun bükme
serpistirmesiyle degistirilmis LDPC kodunun kod bitlerini orijinal slßya geri yüklemek için,
birden çok sütunun her biri için, istendigi gibi bir kod bitinin okunmasII baslatIlgllkuma
baslatma konumunu degistirerek ter yeniden slîâilama islemesini gerçeklestirmektedir.
Burada Sekil 125 Sekil 28'den hareketle açlElanan modülasyon semasII 16APSK veya
16QAM veya benzeri oldugu ve katsayII (b) 1 oldugu bir durumda bellegin (1002) bir örnek
konfigürasyonunu göstermektedir. Bu durumda, bir simgenin bit sayElJm) 4 olmaktadßve
bellek (1002) (4 (= mb)) sütun kapsamaktadlEl
ÇogullaylElîd54) yerinde sütun bükme serpistirme çözücüsü (55) ter permütasyon biriminden
(1001) çllZan LDPC kodlarII kod bitlerini satlElyönünde yazmaktadlB burada yazma islemi
bellegin (1002) birinci sat-an baslayarak asaglýh dogru hareket etmektedir.
Ilaveten, bir kod uzunluguna karsUJE gelen kod bitlerinin yazIiIEtamamlandlgla, sütun
bükme serpistirme çözücüsü (55) (sütun yönünde) üstten altlEla kadar kod bitlerini bellekten
(1002) okumaktadlEl burada okuma islemi en sol sütundan baslayarak, saga dogru hareket
etmektedir.
Sütun bükme serpistirme çözücüsünün (55) kod bitinin bir okuma baslatma konumu olarak
iletme cihazlEIlEl (11) taraflEba kod bitini yazan sütun bükme serpistiricisinden (24) yazma
baslatma konumunu kullanarak bellekten (1002) kod bitlerini okudugunu göz önünde
bulundurunuz.
Daha spesiûk olarak, her bir sütunun birinci (veya üst) adresinin konumunun 0 ile temsil
edilmesi ve sütun yönündeki ilgili konumlari adreslerinin artan slßyla düzenlenmis
tamsayllârla temsil edilmesi halinde, sütun bükme serpistirme çözücüsü (55), modülasyon
semasII16APSK veya 16QAM oldugu ve katsayIlEl (b) 1 oldugu durumda en soldaki sütun
için okuma baslatma konumunu (0) adresindeki konuma ayarlamaktadlü (soldan) ikinci sütun
için okuma baslatma konumunu (2) adresindeki konuma ayarlamaktadß üçüncü sütun için
okuma baslatma konumunu (4) adresindeki konuma ayarlamaktadB ve dördüncü sütun için
okuma baslatma konumunu (7) adresindeki konuma ayarlamaktadlB
Okuma baslatma konumunun (0) adresinden baska bir adresin konumuna ayarlandlgllîl
sütunun üstten asaglýb kod okumasII ardIan, sütun bükme serpistirme çözücüsünün
(55) birinci konuma döndügünü (baska bir ifadeyle (0) adresindeki konumuna) ve kod
bitlerini okuma baslatma konumundan hemen önceki konumunda okudugunu göz önünde
bulundurunuz. Sütun bükme serpistirme çözücüsü (55), ardIan gelen (sag) sütundan
okumaylîglierçeklestirmektedir.
Yukari açllîlanan sütun bükme serpistirme çözmesi islemi sütun bükme serpistirmesi
aracÜJglüla orijinal sßs- geri dönmesi için yeniden sßlanmg kod bitlerinin sßlanmasl
olanak tan aktadB
Sekil 126, Sekil 116'da gösterilen bit serpistirme çözücünün (165) bir baska örnek
konfigürasyonunu gösteren bir blok diyagramIE
Sekil 126'da, Sekil 117'de gösterilen bölümlere karslüKl gelen bölümlerin aynüreferans
numaralarlsîla gösterildigini, ve bunun bir açUZlamasII uygun görüldügü üzere bundan sonra
yapmayacaglügöz önünde bulundurunuz.
Daha spesifik olarak, Sekil 126'da gösterilen bit serpistirme çözücü (165), Sekil 117'de
gösterilene benzer bir konfigürasyona sahiptir, yalnlîta bir eslik serpistirme çözücüsü (1011)
Sekil , bir sütun bükme
serpistirme çözücüsü (55), ve bir eslik serpistirme çözücüsü (1011) kapsamaktadiü ve QAM
kodlay-n (164) tedarik edilen LDPC kodlarII kod bitleri üzerinde bit serpistirme
çözmesini gerçeklestirmektedir.
Daha spesifik olarak, çogullaylEE(54), QAM kod çözücüden (54) saglanan simgelerin LDPC
kodlarElJzerinde, iletme cihazII (11) çogullama çözücüsü (25) tarafian gerçeklestirilen
permütasyon islemesine karsllIEI gelen (permütasyon islemesinin tersi olan) ters permütasyon
islemesini gerçeklestirmektedir. Yani, çogullaylEü54) permütasyon islemesiyle degistirilmis
kod bitlerinin konumlarIEbrijinal konumlarlüb geri yüklemek için ters permütasyon islemesi
gerçeklestirmektedir, ve sonuçta olusan LDPC kodunu sütun bükme serpistirme çözücüsüne
(55) tedarik etmektedir.
Sütun bükme serpistirme çözücüsü (55) çogullay-n (54) tedarik edilen LDPC kodu
üzerinde, iletme cihazII (11) sütun bükme serpistiricisi (24) tarafIan gerçeklestirilen
yeniden slîâilama islemesiyle, sütun bükme serpistirmesine karsHJE gelen sütun bükme
serpistirme çözmesini gerçeklestirmektedir.
Sütun bükme serpistirme çözmesinin bir sonucu olarak elde edilen LDPC kodu, sütun bükme
serpistirme çözücüden (55) eslik serpistirme çözücüye (1011) tedarik edilmektedir.
Sütun bükme serpistirme çözücüsü (1011) sütun bükme serpistirme çözücü (55) tarafIan
gerçeklestirilen sütun bükme serpistirmesi üzerindeki kod bitlerinin üzerinde iletme cihazII
(11) eslik serpistiricisi (23) tarafIan gerçeklestirilen eslik serpistirmeye karsiIJIZl gelen (eslik
serpistirme isleminin tersi olan) eslik serpistirme çözmesi gerçeklestirmektedir. Yani, eslik
serpistirme çözücüsü (1011), süsüeslik serpistirmesiyle orijinal süs. degistirilmis LDPC
kodunun kod bitlerini geri yüklemek için, eslik serpistirme çözmesi gerçeklestirmektedir.
Eslik serpistirme çözmesinin bir sonucu olarak elde edilen LDPC kodu, eslik serpistirme
çözücüden ( tedarik edilmektedir.
Buna uygun olarak, Sekil 126'da gösterilen bit serpistirme çözücü (165) ters permütasyon
islemesi, sütun bükme serpistirme çözmesi, ve eslik serpistirme çözmesinin üzerinde
gerçeklestirildigi bir LDPC kodu tedarik etmektedir, baska bir ifadeyle bir LDPC kodu eslik
kontrol matrisine (H) uygun olarak LDPC kodlamasEaracilîlgEIa LDPC kod çözücüye (166)
tedarik edilmektedir.
LDPC kod çözücü ( LDPC kodlamasülçin
kullandigllîslik kontrol matrisini (H) kullanarak bit serpistirme çözücüden (165) tedarik edilen
LDPC kodu üzerinde LDPC kod çözmesini gerçeklestirmektedir. Daha spesifik olarak, LDPC
kod çözücü ( LDPC kodlamasEliçin
kullandiglEéslik kontrol matrisini (H) kullanarak veya eslik kontrol matrisi (H) Üzerinde eslik
serpistirmesine karsHJIZJgeIen en azüdan sütun permütasyonunu gerçeklestirilerek elde edilen
bir dönüstürülmüs eslik kontrol matrisi kullanarak bit serpistirme çözücüden (165) tedarik
edilen LDPC kodu üzerinde LDPC kod çözmesini gerçeklestirmektedir.
Burada, Sekil 126'da eslik kontrol matrisine (H) uygun olarak LDPC kodlamasüiracüglßa elde
edilen bir LDPC kodu bit serpistirme çözücünün (165) (eslik serpistirme çözücüsünden
( tedarik edilmektedir. Buna uygun olarak, LDPC kodunun
LDPC kod çözmesinin iletme cihazII (11) LDPC kodlay-lEI (115) LDPC kodlamasüçin
kullandlgllîleslik kontrol matrisini (H) kullanarak gerçeklestirildigi bir durumda, LDPC kod
çözücü (166) örnek olarak bir dügümden dügüme temeli üzerinde iletilerin ardlgliîl
hesaplamas.Egerçeklestirmeye yönelik bir tam dizisel kod çözme yöntemi kullanan LDPC kod
çözmesini gerçeklestirmek için konfigüre edilmis bir kod çözme cihazEKbaska bir ifadeyle
kontrol dügümü iletileri ve degisken dügüm iletileri), veya tüm dügümlere yönelik iletilerin
hesaplamasIlîgerçeklestirmek için es zamanlljhlarak (veya paralel bir sekilde) bir tam paralel
kod çözme yöntemi kullanan LDPC kod çözmesini gerçeklestirmek için konfigüre edilmis bir
kod çözme cihazlIrMarak uygulanabilmektedir.
Ayrlîh, LDPC kod çözmesinin iletme cihazII (11) LDPC kodlay-I (115) kullandlglßslik
kontrol matrisi (H) üzerinde eslik serpistirmeye karSIIJKJ gelen en az sütun permütasyonunu
gerçeklestirerek elde edilen bir dönüstürülmüs eslik kontrol matrisi kullanan bir LDPC kodu
üzerinde LDPC kod çözmesini gerçeklestiren bir LDPC kod çözücünün (166) oldugu bir
durumda, LDPC kod çözücüsü (166) her bir (P) dügümü için (veya (P)'nin 1'den farkIlZbIan bir
böleni için) es zamanlüblarak kontrol dügümü hesaplamasü/e degisken dügüm hesaplamasü
gerçeklestiren bir mimariye sahip, LDPC kodunun kod bitlerini yeniden slBilamak için bir
LDPC kodu üzerinde bir dönüstürülmüs eslik kontrol matrisini elde etmesi için sütun
permütasyonuna benzer olarak sütun permütasyonu gerçeklestirmek için konfigüre edilen
aI-n veri yeniden sßlama birimini (310) kapsayan kod çözme cihazE(SekiI 122) olan bir
kod çözücüsü olarak uygulanabilmektedir.
Sekil 126'da, gösterimin kolayl[glEl ad. ters permütasyon islemesini gerçeklestiren
çogullay-I (54) ve sütun bükme serpistirme çözmesini gerçeklestiren sütun bükme
serpistirme çözücünün (55)i ve eslik serpistirme çözmesini gerçeklestiren eslik serpistirme
çözücüsünün (1011) ayrEIbirimIer olarak konfigüre edildigini göz önünde bulundurunuz.
Bununla birlikte, çogullay-I (54) iki veya daha fazlasüsütun bükme serpistiricisi (54) ve
eslik serpistirme çözücü (1011), iletme cihazII (11) eslik sütun bükme serpistiricisi (23),
sütun bükme serpistiricisi (24) ve çogullama çözücüsüne (25) benzer olarak bir tek birim
olarak entegre edilebilmektedir.
Buna ek olarak, iletme cihazII (11) bit serpistiricisinin (116) (Sekil 8) eslik serpistirici (23)
veya sütun bükme serpistiricisini (24) dâhil etmeden konfigüre edilmesi durumunda, Sekil
126'da gösterilen bit serpistirme çözücü (165) sütun bükme serpistirme çözücü (55) veya
eslik serpistirme çözücü (1011) dâhil edilmeksizin konfigüre edilebilmektedir.
Aynüamanda, bu durumda, LDPC kod çözücüsü (166) eslik kontrol matrisinin (H) kendisini
kullanarak LDPC kod çözmesi gerçeklestiren tam dizisel kod çözmenin bir kod çözme cihazÇl
eslik kontrol matrisinin (H) kendisini kullanarak LDPC kod çözmesini gerçeklestiren tam dizisel
kod çözme tipinde bir kod çözme cihazüveya her bir (P) dügümünün hesaplamaslîiçin bir
dönüstürülmüs eslik kontrol matrisi (H') kullanan kontrol dügümü hesaplamasEl/e degisken
dügüm hesaplamaslßas zamanllßlarak gerçeklestirerek LDPC kod çözmesini gerçeklestirmek
için konfigüre edilmis al-n veri yeniden slßlama birimi (301) kapsayan kod çözme cihazEl
(Sekil 122) olarak uygulanabilmektedir.
Sekil 127 bir allElîlcihazI (12) uygulanabildigi bir allEIZIsisteminin bir birinci örnek
konfigürasyonunu gösteren bir blok diyagramIlEl
Sekil 127'de, allEBistem bir toplama birimi (1101), bir iletim yolu kod çözme islemesi birimi
(1102), ve bir bilgi kaynagElkod çözme islemesi birimi (1103) kapsamaktadlB
Toplama birimi (1101) bir program. görüntü verisi veya ses verisi gibi LDPC hedef verisi
üzerinde karasal sathl yaylEtHJEl uydu saylîhl yaylElclUlZl bir CATV agDInternet, veya diger
uygun aglar gibi bir iletim yolu (veya haberlesme yolu) (gösterilmemektedir) vasßslsîla en
azIan LDPC kodIamasIEgerçeklestirerek elde edilen bir LDPC kodu kapsayan bir isaret
toplamaktadlü ve isareti iletim yolu kod çözme isleme birimine (1102) tedarik etmektedir.
Burada, toplama biriminin (1101) örnegin bir yay. istasyonundan karasal, uydu, CATV
(Kablolu Televizyon), veya herhangi baska bir ag vasißsüa yayIanan bir isareti toplamasEl
durumunda, toplama birimi (, veya benzeri
olarak uygulanabilmektedir. Ilaveten, toplama biriminin (1101) örnegin IPTV (Internet
Protokol Televizyonu) gibi bir ag sunucusundan çoklu gönderim teknolojisi kullanarak iletilen
bir isaret toplamasülurumunda, toplama birimi (1101) bir NIC (Ag Arayüzü KartDZlgibi bir ag
(I/F) (Arayüz) olarak uygulanabilmektedir.
Iletim yolu kod çözme isleme birimi (1102) allîlîtihaza (12) karslUEl gelmektedir. Iletim yolu
kod çözme isleme birimi (1102) toplama biriminden (1101) toplanan isaretler üzerinde en
azIan bir iletim yolunda meydana gelen hatalarlîdüzeltmesi için islemeyi dâhil ederek bir
iletim yolu kod çözme islemi gerçeklestirmektedir, ve sonuçta olusan isareti bilgi kaynag [kod
çözme isleme birimine (1103) tedarik etmektedir.
Daha spesifik olarak, toplama biriminden (1101) toplanan isaretler bir Iletim yolun vasißsüa,
bir iletim yolunda meydana gelen hatalarEldüzeltmek için en azlEUan hata düzeltme
kodlamasIEgerçeklestirerek elde edilen bir isaret olmaktadE Iletim yolu kod çözme isleme
birimi (1102), yukar- açllZlanan isaret üzerinde bir hata düzeltme islemi gibi bir iletim yolu
kod çözme islemesi gerçeklestirmektedir.
Burada, hata düzeltme kodlamasII örnekleri LDPC kodlamasIElve BCH kodlamasIEl
kapsamaktadlü Burada, en azIan LDPC kodlamaslZlhata düzeltme kodlamaslZloIarak
gerçeklestirilmektedir.
Ayrlîla, iletim yolu kod çözme islemi örnegin modülasyon isaretlerinin modülasyon çözmesini
kapsayabilmektedir.
Bilgi kaynagEkod çözme islemesi birimi (1103) en azIan üzerinde iletim yolu kod çözme
isleminin gerçeklestirildigi isarette leIStlEllEug bilginin orijinal bilgiye genisletilmesi için
islemeyi dâhil eden bilgi kaynagEllod çözme islemi gerçeklestirmektedir.
Daha spesifik olarak, toplama birimi (1101) tarafIan bir iletim yolu vasitâslýla toplanan
Isaret, görüntü verisi ve ses verisini bilgi olarak veri miktarIEbzaltmak amaclsîla bilginin
leStlBllBiaslZiçin leIglEna kodlamas- tabi olabilmektedir. Bu durumda, bilgi kaynagü<0d
çözme isleme birimi (1103) üzerinde iletim yolu kod çözme isleminin gerçeklestirildigi isarette
sKlStlEllBilg bilgiyi orijinal bilgiye genisletecek sekilde bilgi kaynagElkod çözme islemini
gerçeklestirmektedir.
Toplama birimi (1101) tarafIan bir iletim yolu vasißslýla toplanan isaretin sllZIStlEina
kodlamas- tabi olmamasüdurumunda, bilgi kaynagElkod çözme isleme birimi (1103)
sßgtlüllûilgbilgiyi orijinal bilgiye genisletmek için isleme gerçeklestirmemektedir.
Burada, genisletme islemesinin örnekleri, MPEG kod çözmesini kapsamaktadE Ayrlîa, iletim
yolu kod çözme Islemi genisletme islemesine ek olarak karlStlEna çözme ve benzerlerini
içerebilmektedir.
Yukar- açiEIanan konfigürasyona sahip allîüsisteminde, toplama birimi (1101) MPEG
kodlamasEl/e görüntü verisi ve ses verisi gibi veriler üzerinde LDPC kodlamaslîgibi bir hata
düzeltme kodlamaslîblarak bir sllîlglülna kodIamasügerçeklestirerek, bir iletim yolu vasßslsîla
bir isaret elde etmektedir, ve toplanan isareti iletim yolu kod çözme islemi birimine (1102)
tedarik etmektedir.
Iletim yolu kod çözme isleme birimi (1102) örnegin toplama biriminden (1101) toplanan
isaretler üzerinde aIlEIEIhaz (12) tarafIan gerçeklestirilen islemeye benzer olarak bir iletim
yolu kod çözme islemi gerçeklestirmektedir, ve sonuçta olusan isareti bilgi kaynagEkod
çözme isleme birimine (1103) tedarik etmektedir.
Bilgi kaynagElkod çözme isleme birimi (1103), iletim yolu kod çözme islem biriminden (1102)
saglanan isaret üzerinde MPEG kod çözme gibi bir bilgi kaynaglZlkod çözme islemini
gerçeklestirmektedir ve sonuçta olusan görüntüleri veya sesi çilZlarmaktadlB
Sekil 127'de gösterilen allîlîlsistemi yukarIElb açilZlandigllZlgibi örnegin bir televizyon
ayarlaylElýla veya saylîbl yaylElclIJKI olarak televizyon yaylEtlEglEl alan benzerine
uygulanabilmektedir.
Toplama biriminin (1101), iletim yolu kod çözme isleme birimi (1102) ve bilgi kaynagEkod
çözme isleme biriminin (1103) tek bagIisEcihaz olarak (donanIi (örnegin IC'Ier (Tümlesik
Devreler)) veya yazll]1îli modülleri olarak olusturulabilecegini göz önünde bulundurunuz.
Buna ek olarak, toplama birimi (1101), iletim yolu kod çözme isleme birimi (1102) ve bilgi
kaynagEkod çözme isleme birimi (1103), toplama birimi (1101) ve iletim yolu kod çözme
islem biriminin (1102) bir kombinasyonu olarak, iletim yolu kod çözme isleme birimi (1102)
ve bilgi kaynagEl kod çözme isleme biriminin (1103) bir kombinasyonu olarak
yapllândlEllâbilmektedir veya toplama birimi (1101), iletim yolu kod çözme islemi birimi
(1102), ve bilgi kaynagElkod çözme isleme birimi (1103) tek bir bagIislZl cihaz olarak
olustu rulabilmektedir.
Sekil 128 allîllihazl (12) uygulanabildigi allîlßisteminin bir ikinci örnek konfigürasyonunu
gösteren bir blok diyagramIEl
Sekil 128'de, Sekil 127'de gösterilen bölümlere karsllllîl gelen bölümlerin aynElreferans
numaralarlýla gösterildigini, ve bunun bir açlElamasII uygun görüldügü üzere bundan sonra
yapllhîayacagllîgjöz önünde bulundurunuz.
Sekil 128'de gösterilen allEEisistem Sekil 127'de gösterilene mahsus olmaktadlü burada
toplama birimi (1101) iletim yolu kod çözme isleme birimi (1102), ve bilgi kaynagElkod çözme
isleme birimi (1103) dâhil edilmektedir, ve Sekil 127'de gösterilenden bir çlthElbiriminin
(1111) ilaveten dâhil edilmis olmasiýla farklüilmaktadü
ÇlEtElbirimi (1111), örnek olarak bir görüntüyü göstermesi için konfigüre edilmis bir görüntü
cihazü/eya ses çilZlarmasEilçin bir hoparlör olabilmektedir, ve görüntüleri, sesi ve benzerlerini
bilgi kaynagükod çözme isleme biriminden (1103) çilZlan isaretler olarak çllZlarmaktadlEl Baska
bir ifadeyle, çÜZtEHJirimi (1111) görüntüleri göstermektedir ve sesleri çlElarmaktadE
Sekil 128'de gösterilen allEEisistemi yukarida açilîiandiglEgibi örnegin televizyon yayIIarEl
saylîlal yaylEiciElEl olarak alan bir TV takIiI (televizyon allElEDîlveya radyo yayIIarüilan bir
Toplama birimi (1101) tarafIan toplanana isaretin silZlStEna kodlamas- tabi olmamasü
durumunda, iletim yolu kod çözme islemi biriminden (1102) bir isaret çIJZIIQZÇEZIDJirimine
(1111) tedarik edilmektedir.
Sekil 129 allîllihazl (12) uygulanabildigi allöEisteminin bir üçüncü örnek konfigürasyonunu
Sekil 129'da, Sekil 127'de gösterilen bölümlere karsiHKi gelen bölümlerin aynElreferans
numaralarlýla gösterildigini, ve bunun bir açlKlamasII uygun görüldügü üzere bundan sonra
yapllîhayacag Ilîgliöz önünde bulundurunuz.
Sekil 129'da gösterilen aliEEisistem Sekil 127'de gösterilene mahsus olmaktadü burada
toplama birimi (1101) ve iletim yolu kod çözme isleme birimi (1102) dâhil edilmektedir.
Bununla birlikte, Sekil 129'da gösterilen allEEIsistem Sekil 127'de gösterilenden bir bilgi
kaynaglîkod çözme isleme biriminin (1103) dâhil edilmemis olmasüla ve bir kaylîlbiriminin
(1121) ilaveten dâhil edilmis olmaslîla farkllîrblmaktadE
KaylÜbirimi (1121) iletim yolu kod çözme isleme biriminden (1102) çllZlan isareti (örnegin,
MPEG TS akIiII TS paketleri) bir optik disk, bir sabit disk (manyetik disk) veya bir
taslbilir bellek gibi bir kayLElortamüveya depolama) üzerinde (veya içinde) kaydetmektedir
(veya depolamaktadlE).
Sekil 129'da gösterilen aliEIleistemi yukari açilîlandlgllîlgibi örnegin televizyon yayIIlZl
kaydeden bir kaydediciye uygulanabilmektedir.
Sekil 129'daki allElEistemin bilgi kaynagEkod çözme isleme birimi (1103) kapsayabilecegini,
ve kay[Eibiriminin (1121) kod çözmeyle elde edilen bir görüntü veya ses olan bilgi kaynagEl
kod çözme isleme birimi (1103) tarafIdan bilgi kaynagllod çözme islemesine tabi olan bir
isareti kaydedebilecegini göz önünde bulundurunuz.
SonrasIa, yukar- açllZlanan islemler dizisi donanIi veya yazlIJEh olarak
gerçeklestirilebiImektedir. Islemler dizisinin yazlElîlila gerçeklestirilmesi durumunda, yaz[I]iîlil:l
olusturan bir program bir genel amaçIEliJilgisayara veya benzerine kurulmaktadlEl
Böylelikle, Sekil 130, yukar- açlElanan Islemler dizisini yürütmesi için bir program. bir
bilgisayara kuruldugu bir yapüând [Binanl bir örnek konfigürasyonunu göstermektedir.
Program önceden bilgisayar içinde bir kayllîlortamünarak görev alan bir sabit sürücüye (705)
veya ROM'a (703) kaydedilebilmektedir.
Alternatif olarak, program geçici olarak veya sürekli olarak bir flopi disk, bir CD-ROM (Salt
Okunur SlKIStlEllüilgDisk), bir M0 (Manyetik Optik) disk, bir DVD (Saylül Çok Yönlü Disk), bir
manyetik disk, veya bir yarliRatken bellek gibi çlKlarHâbilir kayit] ortam- (711)
depolanabilmektedir (veya üzerine kayiElyapllâbiImektedir). Çüîlarliâbilir kayiElortamEUll)
paket yazllIlîii olarak saglanabilmektedir.
Program yukarlâia açllZlanan çlKlarHâbilir kayEortamEUan (711) bilgisayara kurulabilmektedir
veya, saylîhl uygu yaylElcIDgEibin bir yapay uydu aracllîlglîla bir yükleme alan Eüan bilgisayara
kablosuz olarak aktarllâbilmektedir ve LAN (Yerel Ag) veya Internet gibi bir agdan bilgisayara
kablolu baglantlîla aktarllâbilmektedir. Bilgisayarda, yukari aç[Elanan yolla aktarllân
program, bir haberlesme birimi (708) taraflEUan aI-bilmektedir ve bilgisayar içine
yerlestirilmis sabit sürücünün (705) içine kurulabilmektedir.
Bilgisayar burada yerlestirilmis bir CPU'ya (Merkezi Islem Birimi) (702) sahiptir. Bir girdi/çlthEl
arayüzü ( vasltâslýla baglanmaktadE Bir komutun bir
kullanlEEtarafIan girilmesi durumunda, örnek olarak bir klavye, bir fare, bir mikrofon ve
benzerini kapsayan bir girdi birimini (707) girdi/çllîtüarayüzü (710) vaslßslýla isleterek, CPU
( içinde depolanan bir programEl
yürütmektedir. Alternatif olarak, CPU (702) sabit diskte (705) depolanan bir programlîl
yüklemektedir, bir uydudan veya bir agdan aktarllân bir program, haberlesme biriminden
(708) allEinaktadlEI ve sabit diske (705) veya diskte (709) ayarlanmlgl çlElarilâbilir kayHîI
ortamlEkjan (711) okunan bir programa kurulmaktadlü ve sabit diskten (705) bir RAM'e
(Rastgele Erisim Bellegi) (704) kurulmaktadlEl ve yüklenen programElyürütmektedir. Buna
uygun olarak, CPU (702) yukarida açlklanan aklgl semalarlEla uygun olarak isleme veya
yukari açiElanan blok diyagramlardaki konfigürasyonlara uygun olarak isleme
gerçeklestirmektedir. SonrasIa, CPU (702) islemenin bir sonucunu çilZlarmaktadlîJ gerekli
olmasDialinde, örnek olarak bir LCD (SlîEKristal Görüntü Birimi), bir hoparlör, ve benzerini
kapsayan bir çlEtEl biriminden (706) girdi/çlKtEl arayüzü (710) vasßsüa haberlesme
biriminden (708) gelen sonucu aktarmaktadlîl veya sonucu sabit diske (705) kaydetmektedir.
Burada, bilgisayar. çesitli sekillerde islemesini gerçeklestirmeye yol açan bir programEl
açlEIayan isleme adIiIarIIEl, buradaki aklglsemalariaki sßaya uygun olarak bir süre-dizisi
seklinde islenmek zorunlulugu bulunmayabilecegini, ve aynüzamanda paralel veya tek tek
yürütülen Islemeler kapsayabilecegini (örnek olarak, paralel isleme veya nesne tabanllîilsleme
gibi) göz önünde bulundurmak gerekmektedir.
Buna ek olarak, program tek bir bilgisayarla islenebilmektedir veya daglflliilgl bir sekilde
birden çok bilgisayarla islenebilmektedir. Ayrlîh, bir program aynElzamanda bir uzaktan
bilgisayarla aktarllâbilmektedir ve yürütülebilmektedir.
Mevcut teknolojinin yapilând ElnalarII yukari açlEIanan yapilând [Binalarla sIEHüilmadigIElÇl
ve mevcut teknolojinin kapsamIan ayrllBiaks- çesitli degisikliliklerin yapüâbilecegini göz
önünde bulundurunuz.
Daha spesifik olarak, örnegin, yukar- açiEIanan yeni LDPC kodlarII (eslik kontrol matrisi
baslanglgdeger tablosu), haberlesme yolunun (13) (Sekil 7) bir uydu baglantlgübir karasal
baglantü bir kablo (telli hat) veya herhangi baska bir birim olmasIan bagIislîI olarak
kullanilâbilmektedir. Buna ek olarak, yeni LDPC kodlarElaynEizamanda sayEial yaylülciüKtan
baska veri iletimleri için de kullanilâbilmektedir.
Referans Isaretleri Listesi
(11) iletme cihazü(12) allEEtihaz, (23) eslik serpistirici, (24) sütun bükme serpistiricisi,
bükme serpistiricisi, (111) mod uyarlama/çogullaylEÇI (112) dolgu yaplîü(113) BB
karlgtlElEÇl( QAM
kodlaylEÇl( frekans serpistirici,
( frekans serpistirici,
OFDM isleme birimi, (152) çerçeve yönetim birimi, (153) frekans serpistirme çözücü,
( frekans
serpistirme çözücü, (
QAM kod çözücü, ( BCH kod
çözücü, (168) BB karlgtlülna çözücü, (169) bos durum iptal birimi, (170) çogullama
çözücü, (300) çevrimsel kaydlÜna devresi, (301) seçici, (302) kontrol dügümü hesaplama
birimi, (303) çevrimsel kaydlîilna devresi, (304) kenar veri depolama bellegi, (305) seçici,
(306) alin veri haflîlasü(307) degisken dügüm hesaplama birimi, (308) çevrimsel
kaydüna devresi, (309) kodu çözülmüs sözcük hesaplama birimi, (310) alin veri
yeniden sülama birimi, (311) kodu çözülmüs veri yeniden slßlama birimi, (601) kodlama
isleme birimi, (602) depolama birimi, (611) kod oranElayarlama birimi, (612) baslanglgl
degeri tablosu okuma birimi, (613) eslik kontrol matrisi üretim birimi, (614) bilgi biti
okuma birimi, (615) kodlama eslik hesap birimi, (616) kontrol birimi, (701) veri yolu,
( girdi birimi,
kod çözme isleme birimi, (1111) ç[thl]lJirimi, (1121) kay[t]birimi.
Claims (1)
- ISTEMLER 1. Bir veri isleme aparatlîcblup, asag-kileri içermektedir: bilgi bitlerini bir Düsük Yogunluklu Eslik Kontrol, LPDC'ye kodlamak için konfigüre edilmis bir kodlama birimi (115), kod LDPC kodunun bir eslik kontrol matrisine dayanarak, 64800 bit'lik bir kod uzunluguna ve 18/30'Iuk bir kod oran. sahiptir, burada LDPC kodu, bilgi bitlerini ve eslik bitlerini kapsamaktadlîi eslik kontrol matrisi, bilgi bitlerine karslIllZ] gelen (MXK) boyutunda bir bilgi matrisi bölümü ve eslik bitlerine karslHKl gelen (MxM) boyutunda bir eslik matrisi bölümü kapsamaktacllîj ve söz konusu eslik matrisi bölümü, “1” elemanlarII bir basamak seklinde düzenlendigi, satlEIag lîli[giII bir birinci satmla (1) ve kalan satlEIlarda (2) oldugu ve sütun aglEli[g]II son sütunda (1) ve kalan sütunlarda (2) oldugu kademeli bir yaplýla sahiptir, bilgi matrisi bölümü, bir eslik kontrol matrisi baslanglgdegeri tablosu tarafIan temsil edilmektedir, ve burada eslik kontrol matrisi baslanglgl degeri tablosu (i.inci) sat-a, 1 s i 5 108, bilgi matrisi bölümünün (1+360x(i-1)).inci sütunundaki “1” elemanlarII konumunu tarafIan ilgili önceki sütunun dairesel olarak asagEkaydlEllhaslýla saptanmaktadlîl ve 18/30'luk bir kod oran. sahiptir: Bir veri isleme aparatßlup, asaglElhkileri içermektedir: bir Düsük Yogunluklu Eslik Kontrol, LPDC'yi kodlamak için konfigüre edilmis bir kodlama birimi (155), kod LDPC kodunun bir eslik kontrol matrisine dayanarak 64800 bit'Iik bir kod uzunluguna ve 18/30'Iuk bir kod oranlEla sahiptir, burada LDPC kodu bilgi bitlerini ve eslik bitlerini kapsamaktadlîl eslik kontrol matrisi bilgi bitlerine kars[[[El gelen (MxK) boyutunda bir bilgi matrisi bölümü ve eslik bitlerine karsima gelen (MxM) boyutunda bir eslik matris bölümü kapsamaktadlü ve söz konusu eslik matrisi bölümü, "1” elemanlar.. bir basamak seklinde düzenlendigi, satEIaglEllIg]II bir birinci satüla (1) ve kalan satlEllarda (2) oldugu ve sütun aglîli[g]II son sütunda (1) ve kalan sütunlarda (2) oldugu kademeli bir yaplýh sahiptir, bilgi matrisi bölümü bir eslik kontrol matrisi baslanglg] degeri tablosu tarafIan temsil edilmektedir, ve burada eslik kontrol matrisi baslanglgl degeri tablosu (i.inci) sat-a, 1 s i 5 108, bilgi matrisi bölümünün (1+360x(i-1)).inci sütunundaki “1”elemanlarIlEl konumunu taraflEUan ilgili önceki sütunun dairesel olarak asagElkaydlEllBiasüla saptanmaktadlü ve asaglki gibidir: Istem 1 veya 2'ye göre veri isleme aparatlîilup, burada eslik kontrol matrisinin {1+360x(i-1)}.inci sütunu için, eslik kontrol matrisi baslanglgdeger tablosunun bir (i.inci) satlEllJeslik kontrol matrisinin {1+360x(i-1)}.inci sütunundaki 1 elemanlarII bir satlElnumarasIEllemsil etmektedir, ve ila (360 x i).inci sütunlarII her biri için, eslik kontrol matrisinin {1+360x(i-1)}.inci sütunundan baska bir sütun olan eslik kontrol matrisinin bir (w.inci) sütunundaki 1'in bir eleman.. bir satlElnumarasEllHw.j) (Hw.j = mod{hi,j + mod((w-1),360) x M/360, M) denklemiyle temsil edilmektedir, burada, (hu), eslik kontrol matrisi baslanglgl degeri tablosunun (i.inci) sat-da ve (j.inci) sütununda bir deger belirtmektedir, ve (HM) eslik kontrol matrisinin (H) (w.inci) sütununda 1'in bir (j.inci) elemanII bir satlEnumarasIlJbelirtmektedir. Istem 1'e göre veri isleme aparatlîblup, ilaveten asagülakini içermektedir: yalnlîta LDPC kodunun eslik bitlerini serpistirmek için konfigüre edilen bir eslik serpistirme birimi (23). Istem 1 veya 4'e göre veri isleme aparatüilup, ilaveten asaglkini içermektedir: LDPC kodunun kod bitlerinin sütun bükme serpistirmesini gerçeklestirmek için konfigüre edilen bir sütun bükme serpistirme birimi (24). Istem 1 veya 4'e göre veri isleme aparatmlup, ilaveten asaglkini içermektedir: LDPC kodunun kod bitlerini degistirmek ve degistirilmis kod bitlerini belirli bir sayEial modülasyon semasEtaraflEblan belirlenen belirli bir saylöh yIlîküme noktasII birine karsilik] gelen bir simgenin simge bitleri olarak ç[lZlarmak için konfigüre edilmis bir permütasyon birimi (32). Permütasyon biriminin (32) bir sütun yönünde bellekte (31) depolanan ve bir satlEI yönünde bellekten (31) okunan kod bitlerini degistirdigi, Istem 6'ya göre veri isleme aparatlZl . Istem 2'ye göre veri isleme aparatlîblup, ilaveten asagldhkini içermektedir: LDPC kodunun kod bitlerinin sütun bükme serpistirme çözmesini gerçeklestirmek için konfigüre edilen bir sütun bükme serpistirme çözme birimi (55). Istem 2 veya 8'e göre veri isleme aparatlîcblup, ilaveten asaglkini içermektedir: permütasyon islemenin, LDPC kodunun degistirilmis kod bitlerini, belirli bir sayisal modülasyon semasEtlaraflîidan belirlenen belirli bir sayldbki yIlZ<üme noktalarII birine karslüKlgelen bir simgesinin simge bitleri olarak çlKlarmak için LDPC kodu üzerinde gerçeklestirildigi bir durumda, degistirilmis ve simge olarak çllZbrlEhlSlkod bitlerini orijinal konumlari geri yüklemek üzere, LDPC kodlarlîiiizerinde ters permütasyon islemesini gerçeklestirmek için konfigüre edilen bir ters permütasyon birimi (1001). bellekten (1002) bir sütun yönünde okunan kod bitlerini orijinal konumlari geri yüklemek üzere ters permütasyon islemesi gerçeklestirmek için konfigüre edildigi, Istem 9'a göre veri isleme aparatEl 11. Bir veri isleme yöntemi olup, asaglElhkileri içermektedir: bilgi bitlerini bir Düsük Yogunluklu Eslik Kontrol, LPDC'ye kodlamaya ait bir kodlama adIiÇlkod, LDPC kodunun bir eslik kontrol matrisine dayanarak, 64800 bit'lik bir kod uzunluguna ve 18/30'Iuk bir kod oran. sahiptir, burada LDPC kodu bilgi bitlerini ve eslik bitlerini kapsamaktadlEl eslik kontrol matrisi, bilgi bitlerine karsil boyutunda bir bilgi matrisi bölümü ve eslik bitlerine karsilllîi gelen (MxM) boyutunda bir eslik matrisi bölümü kapsamaktadlü ve söz konusu eslik matrisi bölümü, “1" elemanlarII bir basamak seklinde düzenlendigi, satlîiag [Elligilüllül bir birinci satüia (1) ve kalan satlEIlarda (2) oldugu ve sütun aglHligIII son sütunda (1) ve kalan sütunlarda (2) oldugu kademeli bir yaplýla sahiptir, bilgi matrisi bölümü bir eslik kontrol matrisi baslanglgldeger tablosu taraf-an temsil edilmektedir, ve burada, eslik kontrol matrisi baslanglîl degeri tablosu (i.inci) sat-da, 1 s i 5 108, bilgi matrisi bölümünün (1+360x(i-1)).inci sütununda “1” elemanlarII konumunu tarafian ilgili önceki sütunun dairesel olarak asagEkaydlElIhaslýla saptanmaktadlEl ve asaglfllaki gibidir: 12. Bir veri isleme yöntemi olup, asaglkileri içermektedir: bir Düsük Yogunluklu Eslik Kontrol, LPDC'nin kod çözümüne ait bir kod çözme adliü kod LDPC kodunun bir eslik kontrol matrisine dayanarak, 64800 bit'lik bir kod uzunluguna ve 18/30'luk bir kod oranlEia sahiptir, burada LDPC kodu, bilgi bitlerini ve eslik bitlerini kapsamaktadlîl eslik kontrol matrisi, bilgi bitlerine karsll]]Zl gelen (MXK) boyutunda bir bilgi matrisi bölümü ve eslik bitlerine karslIJEI gelen (MxM) boyutunda bir eslik matrisi bölümü kapsamaktadlB ve söz konusu eslik matrisi bölümü, “1” elemanlarII bir basamak seklinde düzenlendigi, satlîlag [Ell[g]lEIlEl bir birinci satüla (1) ve kalan satlEIlarda (2) oldugu ve sütun aglEIllgiII son sütunda (1) ve kalan sütunlarda (2) oldugu kademeli bir yaplîla sahiptir, bilgi matrisi bölümü bir eslik kontrol matrisi baslanglgdegeri tablosu taraflEtlan temsil edilmektedir, ve buracla eslik kontrol matrisi baslangß degeri tablosu (i.inci) sat-a, 1 5 i 5 108, bilgi matrisi bölümünün (1+360x(i-1)).inci sütunundaki “1” elemanlar.. konumunu tarafIan ilgili önceki sütunun dairesel olarak asaglîkaydlîllhaslýla saptanmaktadlîl ve asag-ki gibidir: 13. Istem 12'ye göre veri isleme yöntemi olup, ilaveten asaglkini içermektedir: permütasyon islemenin, LDPC kodunun degistirilmis kod bitlerini, belirli bir saygl modülasyon semasEliaraflEtlan belirlenen belirli bir saylEliaki yIlîküme noktalarII birine karsllîlîl gelen bir simgesinin simge bitleri olarak çlEbrmak Için LDPC kodu üzerinde, gerçeklestirildigi bir durumda, degistirilmis ve simge bitleri olarak çlElarilmE kod bitlerini orijinal konumlari geri yüklemek üzere, LDPC kodu üzerinde ters permütasyon islemesinin gerçeklestirilmesine ait bir ters permütasyon adIiEQlOOl). 14. Istemler 2 veya 8 ila 10'dan herhangi birine göre bir veri isleme aparatIEkapsayan televizyon allîlgîl 15. Söz konusu bilgisayar programi. bilgisayar üzerinde yerine getirildigi durumda, bir bilgisayar. Istem 11, 12, veya 13'e göre veri isleme yönteminin adnlarliîllîýürütmesine neden olmasEîçin program kodu aracügeren bilgisayar programEl
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013023882 | 2013-02-08 |
Publications (1)
Publication Number | Publication Date |
---|---|
TR201815788T4 true TR201815788T4 (tr) | 2018-11-21 |
Family
ID=51299614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TR2018/15788T TR201815788T4 (tr) | 2013-02-08 | 2014-01-27 | 64800 uzunluğunda 18-30 (3-5) oranında bir ldpc kodunun kodlanması ve kodunun çözülmesi. |
Country Status (13)
Country | Link |
---|---|
US (3) | US20150046766A1 (tr) |
EP (2) | EP3442128B1 (tr) |
JP (1) | JPWO2014123017A1 (tr) |
KR (2) | KR102091889B1 (tr) |
CN (2) | CN108900199B (tr) |
AR (1) | AR095113A1 (tr) |
CA (1) | CA2867660C (tr) |
ES (1) | ES2697695T3 (tr) |
HU (2) | HUE063345T2 (tr) |
MX (1) | MX2014011899A (tr) |
PL (1) | PL2958240T3 (tr) |
TR (1) | TR201815788T4 (tr) |
WO (1) | WO2014123017A1 (tr) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5637393B2 (ja) * | 2011-04-28 | 2014-12-10 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
WO2014123017A1 (ja) * | 2013-02-08 | 2014-08-14 | ソニー株式会社 | データ処理装置、及びデータ処理方法 |
EP2985966B1 (en) * | 2013-04-12 | 2017-06-07 | Sun Patent Trust | Transmission apparatus |
KR102023558B1 (ko) | 2013-06-12 | 2019-09-23 | 새턴 라이센싱 엘엘씨 | 데이터 처리 장치, 및 데이터 처리 방법 |
KR102104937B1 (ko) * | 2013-06-14 | 2020-04-27 | 삼성전자주식회사 | Ldpc 부호의 부호화 장치, 그의 부호화 방법, 복호화 장치 및 그의 복호화 방법 |
KR20160060026A (ko) * | 2013-09-20 | 2016-05-27 | 소니 주식회사 | 데이터 처리 장치 및 데이터 처리 방법 |
US10361720B2 (en) * | 2014-05-22 | 2019-07-23 | Electronics And Telecommunications Research Institute | Bit interleaver for low-density parity check codeword having length of 16200 and code rate of 3/15 and 64-symbol mapping, and bit interleaving method using same |
US9800266B2 (en) * | 2014-08-14 | 2017-10-24 | Electronics And Telecommunications Research Institute | Low density parity check encoder having length of 64800 and code rate of 4/15, and low density parity check encoding method using the same |
KR102287625B1 (ko) * | 2015-02-16 | 2021-08-10 | 한국전자통신연구원 | 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 4096-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 |
KR102426380B1 (ko) | 2015-02-25 | 2022-07-29 | 삼성전자주식회사 | 송신 장치 및 그의 부가 패리티 생성 방법 |
CA3152678A1 (en) | 2015-02-25 | 2016-09-01 | Samsung Electronics Co., Ltd. | Transmitter and method for generating additional parity thereof |
KR101800415B1 (ko) * | 2015-03-02 | 2017-11-23 | 삼성전자주식회사 | 송신 장치 및 그의 패리티 퍼뮤테이션 방법 |
JP6885027B2 (ja) * | 2016-11-18 | 2021-06-09 | ソニーグループ株式会社 | 送信装置、及び、送信方法 |
US11929762B2 (en) | 2021-11-24 | 2024-03-12 | Samsung Electronics Co., Ltd. | Low density parity check decoder and storage device |
Family Cites Families (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4224777B2 (ja) | 2003-05-13 | 2009-02-18 | ソニー株式会社 | 復号方法および復号装置、並びにプログラム |
US7234098B2 (en) * | 2003-10-27 | 2007-06-19 | The Directv Group, Inc. | Method and apparatus for providing reduced memory low density parity check (LDPC) codes |
US7716553B2 (en) * | 2005-07-13 | 2010-05-11 | Leanics Corporation | System and method for designing RS-based LDPC code decoder |
US8209582B1 (en) * | 2006-11-07 | 2012-06-26 | Marvell International Ltd. | Systems and methods for optimizing a product code structure |
CN101047387B (zh) * | 2007-03-23 | 2010-06-09 | 北京大学 | 一种多码率兼容ldpc码的构造方法及其译码器 |
DK2056510T3 (da) | 2007-10-30 | 2013-05-21 | Sony Corp | Anordning og fremgangsmåde til databehandling |
TWI538415B (zh) * | 2007-11-26 | 2016-06-11 | Sony Corp | Data processing device and data processing method |
DK2509270T3 (en) * | 2007-11-26 | 2017-07-31 | Sony Corp | DECODER AND PROCEDURE FOR A RATE 2/3 64K LDPC CODE |
TWI410055B (zh) * | 2007-11-26 | 2013-09-21 | Sony Corp | Data processing device, data processing method and program product for performing data processing method on computer |
EP2093887B1 (en) * | 2008-02-18 | 2013-08-28 | Samsung Electronics Co., Ltd. | Apparatus and method for channel encoding and decoding in a communication system using low-density parity-check codes |
KR101503059B1 (ko) * | 2008-02-26 | 2015-03-19 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치 |
EP2963828B1 (en) * | 2008-07-02 | 2022-09-07 | Panasonic Intellectual Property Corporation of America | Erasure correction coding for different packet sizes using packet division |
KR101027873B1 (ko) * | 2008-12-16 | 2011-04-07 | 윤일식 | 엘리베이터 도어의 유리판 고정장치 |
US8726137B2 (en) | 2009-02-02 | 2014-05-13 | Telefonaktiebolaget L M Ericsson (Publ) | Encoding and decoding methods for expurgated convolutional codes and convolutional turbo codes |
US8689093B2 (en) * | 2009-12-07 | 2014-04-01 | Samsung Electronics Co., Ltd | Method and apparatus for channel encoding and decoding in a communication system using a low-density parity check code |
US8402341B2 (en) * | 2010-02-18 | 2013-03-19 | Mustafa Eroz | Method and system for providing low density parity check (LDPC) encoding and decoding |
TWI581578B (zh) * | 2010-02-26 | 2017-05-01 | 新力股份有限公司 | 編碼器及提供遞增冗餘之編碼方法 |
JP2011176782A (ja) * | 2010-02-26 | 2011-09-08 | Sony Corp | データ処理装置、及びデータ処理方法 |
JP5500379B2 (ja) | 2010-09-03 | 2014-05-21 | ソニー株式会社 | データ処理装置、及びデータ処理方法 |
JP5505725B2 (ja) | 2010-09-16 | 2014-05-28 | ソニー株式会社 | データ処理装置、及びデータ処理方法 |
JP5601182B2 (ja) | 2010-12-07 | 2014-10-08 | ソニー株式会社 | データ処理装置、及びデータ処理方法 |
JP5630278B2 (ja) | 2010-12-28 | 2014-11-26 | ソニー株式会社 | データ処理装置、及びデータ処理方法 |
JP2012147197A (ja) | 2011-01-11 | 2012-08-02 | Panasonic Corp | 通信装置、通信方法、及び通信プログラム |
JP5630282B2 (ja) | 2011-01-19 | 2014-11-26 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
JP5630283B2 (ja) | 2011-01-19 | 2014-11-26 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
JP2012151655A (ja) * | 2011-01-19 | 2012-08-09 | Sony Corp | データ処理装置、及び、データ処理方法 |
JP5637393B2 (ja) | 2011-04-28 | 2014-12-10 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
JP5648852B2 (ja) | 2011-05-27 | 2015-01-07 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
CA2868088A1 (en) | 2012-01-20 | 2013-07-25 | Samsung Electronics Co., Ltd. | Video encoding method and apparatus and video decoding method and apparatus using unified syntax for parallel processing |
CN102684707B (zh) * | 2012-05-21 | 2015-02-25 | 电子科技大学 | 一种ldpc编码器 |
WO2014123014A1 (ja) * | 2013-02-08 | 2014-08-14 | ソニー株式会社 | データ処理装置、及びデータ処理方法 |
WO2014123017A1 (ja) * | 2013-02-08 | 2014-08-14 | ソニー株式会社 | データ処理装置、及びデータ処理方法 |
JP2015156532A (ja) * | 2014-02-19 | 2015-08-27 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
JP2015170912A (ja) * | 2014-03-05 | 2015-09-28 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
-
2014
- 2014-01-27 WO PCT/JP2014/051623 patent/WO2014123017A1/ja active Application Filing
- 2014-01-27 JP JP2014542035A patent/JPWO2014123017A1/ja active Pending
- 2014-01-27 CN CN201810682631.4A patent/CN108900199B/zh active Active
- 2014-01-27 MX MX2014011899A patent/MX2014011899A/es active IP Right Grant
- 2014-01-27 PL PL14748988T patent/PL2958240T3/pl unknown
- 2014-01-27 CN CN201480000956.XA patent/CN104205648B/zh active Active
- 2014-01-27 CA CA2867660A patent/CA2867660C/en active Active
- 2014-01-27 KR KR1020147027161A patent/KR102091889B1/ko active IP Right Grant
- 2014-01-27 KR KR1020207007488A patent/KR102198121B1/ko active IP Right Grant
- 2014-01-27 EP EP18179861.2A patent/EP3442128B1/en active Active
- 2014-01-27 ES ES14748988T patent/ES2697695T3/es active Active
- 2014-01-27 EP EP14748988.4A patent/EP2958240B1/en active Active
- 2014-01-27 TR TR2018/15788T patent/TR201815788T4/tr unknown
- 2014-01-27 HU HUE18179861A patent/HUE063345T2/hu unknown
- 2014-01-27 HU HUE14748988A patent/HUE047153T2/hu unknown
- 2014-01-27 US US14/386,868 patent/US20150046766A1/en not_active Abandoned
- 2014-01-31 AR ARP140100332A patent/AR095113A1/es active IP Right Grant
-
2018
- 2018-03-26 US US15/935,760 patent/US10530389B2/en active Active
-
2019
- 2019-11-26 US US16/696,746 patent/US11177832B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP2958240B1 (en) | 2018-08-22 |
PL2958240T3 (pl) | 2019-01-31 |
KR102198121B1 (ko) | 2021-01-04 |
US20150046766A1 (en) | 2015-02-12 |
US11177832B2 (en) | 2021-11-16 |
ES2697695T3 (es) | 2019-01-25 |
CN104205648B (zh) | 2018-06-26 |
EP3442128A1 (en) | 2019-02-13 |
WO2014123017A1 (ja) | 2014-08-14 |
EP2958240A1 (en) | 2015-12-23 |
CA2867660C (en) | 2023-01-24 |
EP2958240A4 (en) | 2016-08-17 |
CN108900199A (zh) | 2018-11-27 |
AR095113A1 (es) | 2015-09-30 |
US20180351578A1 (en) | 2018-12-06 |
MX2014011899A (es) | 2014-11-20 |
CN104205648A (zh) | 2014-12-10 |
KR20150116764A (ko) | 2015-10-16 |
US10530389B2 (en) | 2020-01-07 |
JPWO2014123017A1 (ja) | 2017-02-02 |
KR102091889B1 (ko) | 2020-04-14 |
KR20200031705A (ko) | 2020-03-24 |
CA2867660A1 (en) | 2014-08-14 |
EP3442128B1 (en) | 2023-08-02 |
HUE063345T2 (hu) | 2024-01-28 |
HUE047153T2 (hu) | 2020-04-28 |
CN108900199B (zh) | 2022-08-09 |
US20200099396A1 (en) | 2020-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TR201815788T4 (tr) | 64800 uzunluğunda 18-30 (3-5) oranında bir ldpc kodunun kodlanması ve kodunun çözülmesi. | |
JP6517313B2 (ja) | ディジタル放送受信装置、及びディジタル放送受信方法 | |
CN110086474B (zh) | 发送器设备及其信号处理方法 | |
CN103597748B (zh) | 发送处理方法、发送机、接收处理方法和接收机 | |
US20150121176A1 (en) | Transmitting apparatus and signal processing method thereof | |
CN105379126B (zh) | 数据处理装置以及数据处理方法 | |
EP3148091B1 (en) | Bit interleaved coded modulation with a group-wise interleaver adapted to a rate 8/15 ldpc code of length 16200 | |
US20150128005A1 (en) | Transmitting apparatus and signal processing method thereof | |
KR102329775B1 (ko) | 송신 장치 및 그의 인터리빙 방법 | |
WO2012090882A1 (ja) | データ処理装置、及びデータ処理方法 | |
CN105191147B (zh) | 数据处理装置和数据处理方法 | |
US20150100845A1 (en) | Transmitting apparatus and signal processing method thereof | |
CA3027221C (en) | Transmitting apparatus and interleaving method thereof | |
CA3167439A1 (en) | Transmitting apparatus and interleaving method thereof | |
CN103329446A (zh) | 数据处理装置和数据处理方法 | |
EP3148084B1 (en) | Bit interleaved coded modulation with a group-wise interleaver adapted to a rate 12/15 ldpc code of length 16200 | |
KR20150116378A (ko) | 데이터 처리 장치, 및 데이터 처리 방법 | |
US20150358032A1 (en) | Data processing device and data processing method | |
EP3148087B1 (en) | Bit interleaved coded modulation with a group-wise interleaver adapted to a rate 12/15 ldpc code of length 16200 | |
US20210297183A1 (en) | Transmitter apparatus and signal processing method thereof | |
EP2993794B1 (en) | Ldpc coded modulation in combination with 8psk and 16apsk | |
EP2993792B1 (en) | Ldpc coded modulation in combination with 8psk and 16apsk | |
JP2021153344A (ja) | 送信装置、送信方法、受信装置、及び、受信方法 | |
US20160079998A1 (en) | Data processing device and data processing method | |
US20150349802A1 (en) | Data processing device and data processing method |