TH7180B - Powerful two-way buffers for latching and parity monitoring. - Google Patents
Powerful two-way buffers for latching and parity monitoring.Info
- Publication number
- TH7180B TH7180B TH9501001826A TH9501001826A TH7180B TH 7180 B TH7180 B TH 7180B TH 9501001826 A TH9501001826 A TH 9501001826A TH 9501001826 A TH9501001826 A TH 9501001826A TH 7180 B TH7180 B TH 7180B
- Authority
- TH
- Thailand
- Prior art keywords
- circuit
- signal
- capture
- terminal
- factor
- Prior art date
Links
- 239000000872 buffer Substances 0.000 title 1
- 238000012544 monitoring process Methods 0.000 title 1
- 230000005540 biological transmission Effects 0.000 claims 1
- 230000005611 electricity Effects 0.000 claims 1
- 230000010354 integration Effects 0.000 claims 1
- 230000032696 parturition Effects 0.000 claims 1
- 230000001052 transient effect Effects 0.000 abstract 3
Abstract
วงจรรองรับชั่วคราวมีประสิทธิภาพจับและตรวจสภาวะเสมอข้อมูล วงจรรองรับชั่วคราวเพื่อจับและตรวจสภาวะเสมอภาคของสัญญาณข้อมูลระหว่างบัส ข้อมูลที่หนึ่งกับที่สองอีกทั้งยังมีวงจรรองรับบิทชั่วคราวแบบพยุหสัญญาณสองทาง วงจรรองรับบิทชั่วคราวแบบพยุหสัญญาณสองทางแต่ละวงจรยังมี ทางเดินของข้อมูลแรกที่มี หน่วยรับสัญญาณข้อมูล หน่วยจับสัญญาณและหน่วยขับสัญญาณต่อกัน เป็นอนุกรมระหว่างบัสข้อมูลที่หนึ่งกับที่สอง ทางเดินข้อมูลที่สองมีหน่วยรับสัญญาณข้อมูล หน่วยจับสัญญาณและหน่วยขับสัญญาณต่อกันเป็นอนุกรมระหว่างบัสข้อมูลที่หนึ่งกับที่สอง กลไกควบคุมหน่วยขับสัญญาณที่จะเลือกทำให้สัญญาณอยู่ในสภาวะอิมพีแดนซ์มากหรือ active และกลไกการควบคุมให้สัญญาณข้อมูลเลือกจับหรือส่งสัญญาณผ่านเลย วงจรกำเนิด สัญญาณเสมอมูลต่อกับด้านออกของหน่วยจับสัญญาณที่ทางเดินที่หนึ่งของข้อมูล ของวงจรรอง รับบิทชั่วคราวเพื่อกำเนิดสัญญาณเสมอมูลสนองข้อมูลที่ทางออกของหน่วยจับสัญญาณ วงจร ผ่านสัญญาณแบบหน่วยจับสัญญาณและขับสัญญาณพร้อมตัวแบ่งวัฏภาคทำให้วงจรผ่าน สัญญาณเร็วขึ้นและในขณะเดียวกันก็ไม่ต้องเพิ่มการใช้พลังไฟมาก: The transient support circuit is effective for detecting and always detecting data conditions Transient support circuit to detect and detect the equality state of the data signal between buses. The first and second data, and there is also a two-way temporary bit support circuit. The circuit supports temporary bits, two-way signals, each circuit also has The first available information corridor Data receiver unit The capture unit and the driving unit are connected together. It is serial between the first and second data bus. The second information corridor contains an information receiver unit. The capture and drive units are connected in series between the first and second data buses. The control mechanism of the drive unit to selectively puts the signal in a high impedance or active state, and the control mechanism allows the data signal to pick or transmit over the signal source circuit, connected to the output of the capture unit at the path. Walks one of the data of the transient bit receiver circuit to generate the signal always, the data response at the exit of the capture unit, through the signal capture unit, and drive the signal with a phase divider to make the circuit pass. The signal is faster and at the same time does not require a large increase in power consumption:
Claims (5)
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TH21634A TH21634A (en) | 1996-11-05 |
| TH7180B true TH7180B (en) | 1997-09-30 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4703198A (en) | Bi-directional data transfer circuit that is directionally responsive to the impedance condition of an associated input/output port of a microcomputer | |
| US5469082A (en) | Peripheral component interfacing system with bus voltage/logic supply comparison means | |
| US6747498B1 (en) | CAN receiver wake-up circuit | |
| US3967059A (en) | Bi-directional logic system | |
| MXPA02002773A (en) | I2C OPTOminus;ISOLATOR CIRCUIT. | |
| CA2250675C (en) | On/off control device for power source unit | |
| SE8001055L (en) | DEVICE FOR ASYNCHRONIC TRANSPORTATION OF DATA BETWEEN ACTIVE FUNCTIONAL DEVICES | |
| GB2075314A (en) | Signal transmission system | |
| MY104736A (en) | Bidirectional buffer with latch and parity capability. | |
| US7719324B1 (en) | Low voltage differential signal (LVDS) transmitter with output power control | |
| JPH0339425B2 (en) | ||
| US6407402B1 (en) | I2C opto-isolator circuit | |
| TH7180B (en) | Powerful two-way buffers for latching and parity monitoring. | |
| TH21634A (en) | Powerful two-way buffers for latching and parity monitoring. | |
| CN1286267C (en) | Low-current clock detector | |
| US5994931A (en) | Method and circuit configuration for controlling operating states of a second device by means of a first device | |
| KR970049539A (en) | Bus driver fault detection system | |
| US4196360A (en) | Interface driver circuit | |
| US3852727A (en) | Multiple voltage monitoring apparatus | |
| US3673570A (en) | Combination emitter follower digital line driver/sensor | |
| JP2845000B2 (en) | Signal transmission / reception circuit of bidirectional signal line | |
| SU1413707A1 (en) | Optronic transducer | |
| JP3203409B2 (en) | Switch circuit for bidirectional bus line | |
| SU1307553A1 (en) | Quasibidirectional bus generator | |
| KR0177777B1 (en) | I / O driver of semiconductor memory device |