TH65947A - การดำเนินกรรมวิธีเผาไหม้โพโรเจนให้หมดไปหลัง cmp - Google Patents
การดำเนินกรรมวิธีเผาไหม้โพโรเจนให้หมดไปหลัง cmpInfo
- Publication number
- TH65947A TH65947A TH301004344A TH0301004344A TH65947A TH 65947 A TH65947 A TH 65947A TH 301004344 A TH301004344 A TH 301004344A TH 0301004344 A TH0301004344 A TH 0301004344A TH 65947 A TH65947 A TH 65947A
- Authority
- TH
- Thailand
- Prior art keywords
- layer
- dielectric
- plates
- interconnected
- structures
- Prior art date
Links
- 238000000034 method Methods 0.000 title abstract 5
- 239000003361 porogen Substances 0.000 title abstract 3
- 239000004020 conductor Substances 0.000 claims abstract 4
- 239000000463 material Substances 0.000 abstract 14
- 238000010438 heat treatment Methods 0.000 abstract 2
- 238000004519 manufacturing process Methods 0.000 abstract 2
- 239000011159 matrix material Substances 0.000 abstract 2
- 229920000642 polymer Polymers 0.000 abstract 2
- 238000007493 shaping process Methods 0.000 abstract 1
Abstract
DC60 (16/02/47) วิธีการและโครงสร้างสำหรับการจัดรูปแบบโครงสร้างวงจรรวมถูกเปิดเผยว่ารูปแบบอย่าง น้อยที่สุดหนึ่งแผ่นชั้นแรกที่ประกอบด้วยอุปกรณ์เชิงลอจิกและอุปกรณ์เชิงการทำหน้าที่ และการจัด รูปแบบอย่างน้อยที่สุดหนึ่งแผ่นชั้นเชื่อมต่อระหว่างกันเหนือแผ่นชั้นแรก แผ่นชั้นเชื่อมต่อ ระหว่างกันถูกปรับให้พอดีเพื่อที่จะจัดรูปแบบการเชื่อมต่อทางไฟฟ้าระหว่างอุปกรณ์เชิงลอจิกและ อุปกรณ์เชิงการทำหน้าที่ แผ่นชั้นเชื่อมต่อระหว่างกันถูกทำขึ้นโดยการจัดรูปแบบแผ่นชั้น ไดอิเล็กตริกเป็นลำดับแรก แผ่นชั้นไดอิเล็กตริกประกอบด้วยวัสดุแรกและวัสดุที่สอง ในที่ซึ่ง วัสดุที่สองมีเสถียรน้อยลงที่สภาพสิ่งแวดล้อมการผลิต (ตัวอย่างเช่นสภาพการดำเนินการกรรมวิธีที่ถูก แถลงข้างล่าง) น้อยกว่าวัสดุแรก "วัสดุที่สอง" ประกอบด้วยโพโรเจน และ"วัสดุแรก" ประกอบ ด้วยแมตริกซ์โพลิเมอร์ ต่อจากนั้นการประดิษฐ์นี้จัดรูปแบบสิ่งที่เป็นตัวนำในแผ่นชั้นไดอิเล็กตริก และกำจัด (ตัวอย่างเช่น โดยการให้ความร้อน) วัสดุที่สองออกจากแผ่นชั้นไดอิเล็กตริกเพื่อทำให้เกิด กระเป๋าอากาศในแผ่นชั้นเชื่อมต่อระหว่างกันที่ซึ่งวัสดุที่สองถูกกำหนดตำแหน่ง วิธีการและโครงสร้างสำหรับการจัดรูปแบบโครงสร้างวงจรรวมถูกเปิดเผยว่ารูปแบบอย่าง น้อยที่สุดหนึ่งชั้นแรกที่ประกอบด้วยอุปกรณ์เชิงลอจิกและอุปกรณ์เชิงการทำหน้าที่ และการจัด รูปแบบอย่างน้อยที่สุดหนึ่งแผ่นชั้นเชื่อมต่อระหว่ากันเหนือแผ่นชั้นแรก แผ่นชั้นเชื่อมต่อ ระหว่างกันถูกปรับให้พอดีเพื่อที่จะจัดรูปแบบการเชื่อมต่อทางไฟฟ้าระหว่างอุปกรณ์เชิงลอจิกและ อุปกรณ์เชิงการทำหน้าที่ แผ่นชั้นเชื่อมต่อระหว่างกันถูกทำขึ้นโดยการจัดรูปแบบแผ่นชั้น ไดอิเล็กตริกเป็นลำดับแรก แผ่นชั้นไดอิเล็กตริกประกอบด้วยวัสดุแรกและวัสดุที่สอง ในที่ซึ่ง วัสดุที่สองมีเสถียรน้อยลงที่สภาพสิ่งแวดล้อมการผลิต(ตัวอย่างเช่นสภาพการดำเนินการกรรมวิธีที่ถูก แถลงข้างล่าง) น้อยกว่าวัสดุแรก"วัสดุที่สอง" ประกอบด้วยโพโรเจน และ"วัสดุแรก" ประกอบ ด้วยแมตริกซ์โพลิเมอร์ ต่อจากนั้นการประดิษฐ์นี้จัดรูปแบบสิ่งที่เป็นตัวนำในแผ่นชั้นไดอิเล็กตริก และจำกัด (ตัวอย่างเช่น โดยการให้ความร้อน) วัสดุที่สองออกจากแผ่นชั้นไดอิเล็กตริกเพื่อทำให้เกิด กระเป๋าอากาศในแผ่นชั้นเชื่อมต่อระหว่ากันที่ซึ่งวัสดุที่สองถูกกำหนดตำแหน่ง
Claims (1)
1. โครงสร้างวงจรรวมที่ประกอบด้วย อย่างน้อยที่สุดแผ่นชั้นแรกที่ประกอบด้วยอุปกรณืเชิงลอจิกและอุปกรณ์เชิงการทำหน้าที่ และอย่างน้อยที่สุดหนึ่งแผ่นชั้นเชื่อมต่อระหว่างกันเหมือนแผ่นชั้นแรกดังกล่าว ในที่ซึ่งแผ่นชั้นเชื่อมต่อระหว่างกันดังกล่าวประกอบด้วย ไดอิเล็กตริกรูพรุน สิ่งที่เป็นตัวนำภายในไดอิเล็กตริกดังกล่าว และ ตัวบุแนวผิวที่บุแนวผิวสิ่งที่เป็นตัวนำดังกล่าวและที่แยกสิ่งที่เป็นตัวนำดังกล่าวออกจากไดอิ เล็กตริกดังกล่าว แท็ก :
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TH65947A true TH65947A (th) | 2004-12-30 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100463167C (zh) | 半导体封装及形成半导体封装的方法 | |
| WO2005125298A3 (en) | Method for manufacturing an electronics module comprising a component electrically connected to a conductor- pattern layer | |
| WO2004109771A3 (en) | Stackable semiconductor device and method of manufacturing the same | |
| WO2006056643A3 (en) | Method for manufacturing an electronics module | |
| WO2008042447A3 (en) | Method and system for the modular design and layout of integrated circuits | |
| ATE386330T1 (de) | Elektrische vorrichtungen und herstellungsverfahren | |
| WO2006056648A3 (en) | Electronics module and method for manufacturing the same | |
| TW200717887A (en) | Thermoelectric device and method for fabricating the same and chip and electronic device | |
| KR101634432B1 (ko) | 전도성 라인 패터닝 | |
| TW200503230A (en) | Post cmp porogen burn out process | |
| JP6312172B2 (ja) | 回路装置及び該回路装置の製造方法 | |
| JP3920279B2 (ja) | 選択的に制御された実効誘電率及び損失正接を備えた誘電体基板 | |
| JP2007329452A5 (th) | ||
| WO2009061789A3 (en) | Methods of forming magnetic vias to maximize inductance in integrated circuits and structures formed thereby | |
| TWI503854B (zh) | 液態微機電系統電容器 | |
| EP1278404A4 (en) | PRINTED CIRCUIT BOARD AND ITS PRODUCTION | |
| CN101466205A (zh) | 电路板及电路板的制作方法 | |
| WO2003028045A3 (de) | Elektrisches vielschichtbauelement | |
| TH65947A (th) | การดำเนินกรรมวิธีเผาไหม้โพโรเจนให้หมดไปหลัง cmp | |
| WO2003090283A3 (de) | Halbleiterbauelement mit integrierter, eine mehrzahl an metallisierungsebenen aufweisende kapazitätsstruktur | |
| WO2017178382A3 (en) | Batch manufacture of component carriers | |
| WO2016170412A8 (en) | Integrated circuit comprising multi/lazer micromechanical structures with improved mass and reliability by using modified vias and a method to obtain thereof | |
| WO2005104212A3 (en) | Wiring structure for integrated circuit with reduced intralevel capacitance | |
| US10453787B2 (en) | Method and apparatus for forming multi-layered vias in sequentially fabricated circuits | |
| TW200715525A (en) | Semiconductor integrated circuit device and method for manufacturing same |