TH48230A - Horizontal synchronization for digital TV receivers - Google Patents
Horizontal synchronization for digital TV receiversInfo
- Publication number
- TH48230A TH48230A TH101001652A TH0101001652A TH48230A TH 48230 A TH48230 A TH 48230A TH 101001652 A TH101001652 A TH 101001652A TH 0101001652 A TH0101001652 A TH 0101001652A TH 48230 A TH48230 A TH 48230A
- Authority
- TH
- Thailand
- Prior art keywords
- signal
- source
- horizontal
- phase
- control signal
- Prior art date
Links
Abstract
DC60 (18/05/44) ระบบการซิงโครไนซ์ตามแนวนอนที่ประกอบด้วย แหล่งกำเนิดของสัญญาณซิงโครไนซ์ตาม แนวนอน (1 fH INPUT); แหล่งกำเนิด (20, 38) ของสัญญาณขับเคลื่อนตามแนวนอนที่ความถี่ที่ หนึ่งและ ที่สองที่สูงขึ้น; ตัวตรวจจับเฟส (14) สำหรับสร้างแรงดันควบ คุมที่หนึ่ง (17) ซึ่งตอบสนอง ต่อสัญญาณซิงโครไนซ์ตามแนวนอน ดังกล่าวและสัญญาณขับเคลื่อนตามแนวนอนที่หนึ่งดัง กล่าว; แหล่งกำเนิด (22, 24) ของสัญญาณควบคุมที่สอง (25); และสวิตช์ (18) สำหรับเลือกจ่าย สัญญาณควบคุมที่หนึ่งดังกล่าว ไปยังแหล่งกำเนิดดังกล่าวของสัญญาณขับเคลื่อนดังกล่าว สำหรับ โมดของการปฏิบัติงานที่ถูกล็อคเฟสที่ความถี่ที่หนึ่ง ที่สูงขึ้นดังกล่าวและจ่ายสัญญาณควบคุมที่ สองดังกล่าวไปยัง แหล่งกำ เนิดดังกล่าวของสัญญาณขับเคลื่อนดังกล่าวสำหรับโมดของการ ปฏิบัติงานที่ไม่ถูกล็อคเฟสที่ความถี่ที่สองที่สูงขึ้นดัง กล่าว. ระบบการซิงโครไนซ์ตามแนวนอนที่ประกอบด้วย: แหล่งกำเนิดของสัญญาณซิงโครไนซ์ตาม แนวนอน (1 fH INPUT); แหล่งกำเนิด (20,38) ของสัญญาณขับเคลื่อนตามแนวนอนที่ความถี่ที่ หนึ่งและ ที่สองที่สูงขึ้น; ตัวตรวจจับเฟส(14) สำหรับสร้างแรงดันควบ คุมที่หนึ่ง(17)ซึ่งตอบสนอง ต่อสัญญาณซิงโครไนซ์ตามแนวนอน ดังกล่าวและสัญญาณขับเคลื่อนตามแนวนอนที่หนึ่งดัง กล่าว; แหล่งกำเนิด (22,24) ของสัญญาณควบคุมที่สอง (25); และสวิตช์ (18) สำหรับเลือกจ่าย สัญญาณควบคุมที่หนึ่งดังกล่าว ไปยังแหล่งกำเนิดดังกล่าวของสัญญาณขับเคลื่อนดังกล่าว สำหรับ โมดของการปฏิบัติงานที่ถูกล็อคเฟสที่ความถี่ที่หนึ่ง ที่สูงขึ้นดังกล่าวและจ่ายสัญญาณควบคุมที่ สองดังกล่าวไปยัง แหล่งกำ เนิดดังกล่าวของสัญญาณขับเคลื่อนดังกล่าวสำหรับโมดของการ ปฏิบัติงานที่ไม่ถูกล็อคเฟสที่ความถี่ที่สองที่สูงขึ้นดัง กล่าว.: DC60 (18/05/44) A horizontal synchronization system consisting of The source of the synchronized signal horizontally (1 fH INPUT); Sources (20, 38) of the driven signal horizontally at higher first and second frequencies; Phase detector (14) for generating a first (17) regulator voltage in response to a horizontal synchronized signal. Thereof, and a horizontal driven signal at one such; Source (22, 24) of the second control signal (25); And switches (18) for select and dispense One such control signal To the said source of the driving signal for a phase-locked operating mode at the first frequency. And pay the control signal at The two such drives go to the aforementioned source of the driving signal for the Performs a non-phase-locked operation at a higher second frequency thereof. A horizontal synchronization system consisting of: horizontal synchronous signal source (1 fH INPUT); The source (20,38) of the driven signal horizontally at higher first and second frequencies; Phase detector (14) for generating condensed voltage The first control (17), which responds Connect the synchronization signal horizontally. Thereof, and a horizontal driven signal at one such; Source (22,24) of the second control signal (25); And switches (18) for select and dispense One such control signal To the said source of the driving signal for a phase-locked operating mode at the first frequency. And pay the control signal at The two such drives go to the aforementioned source of the driving signal for the Performs non-phase-locked work at a higher second frequency thereof:
Claims (1)
Publications (1)
Publication Number | Publication Date |
---|---|
TH48230A true TH48230A (en) | 2001-11-15 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100546541B1 (en) | Pll circuit and picture reproducing device | |
KR960028380A (en) | Clock Delay Compensation and Duty Control System for Phase-locked Loop Circuits | |
KR960020365A (en) | Line-lock device of the video camera | |
KR960020469A (en) | Vertical Panning for Interlaced Video | |
KR960700568A (en) | Retriggered Oscillator for MJ Phase Synchronous Loop Frequency Synthesis | |
DE602004028960D1 (en) | POWER SUPPLY | |
KR920702143A (en) | Display Synchronization Timing Signal Generation System for Video Processing | |
KR860008672A (en) | 2-loop line deflection system | |
TH48230A (en) | Horizontal synchronization for digital TV receivers | |
US20060256122A1 (en) | Method and apparatus for streaming data from multiple devices over a single data bus | |
JP3037337B2 (en) | Microprocessor controlled television receiver controller. | |
CA2345559A1 (en) | Horizontal synchronization for digital television receiver | |
AU2002321951A1 (en) | Method and arrangement for reducing phase jumps when switching between synchronisation sources | |
TW432867B (en) | Synchronized high voltage generator | |
JP3251518B2 (en) | Synchronous coupling device | |
JP2716294B2 (en) | System switching method | |
KR100244870B1 (en) | Driving control circuit of lcd panel | |
KR100287783B1 (en) | Cctv camera | |
JPH07220875A (en) | Remote control illumination control device and remote control luminair | |
JP2001094405A (en) | Frequency changeover circuit | |
KR20050051492A (en) | Apparatus for conversing sync signal in black and white camera line-lock | |
JPH10173954A (en) | Horizontal output circuit | |
JPH01126012A (en) | Oscillation output control circuit | |
JPH09116779A (en) | Clock generating circuit and pulse generating circuit using it | |
JPH03192819A (en) | Phase locked loop circuit |