TH42284A3 - วิธีการผลิตอุปกรณ์กึ่งตัวนำ - Google Patents
วิธีการผลิตอุปกรณ์กึ่งตัวนำInfo
- Publication number
- TH42284A3 TH42284A3 TH9901003545A TH9901003545A TH42284A3 TH 42284 A3 TH42284 A3 TH 42284A3 TH 9901003545 A TH9901003545 A TH 9901003545A TH 9901003545 A TH9901003545 A TH 9901003545A TH 42284 A3 TH42284 A3 TH 42284A3
- Authority
- TH
- Thailand
- Prior art keywords
- area
- cut
- button
- semiconductor
- wafer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract 20
- 238000004519 manufacturing process Methods 0.000 title claims abstract 5
- 239000011347 resin Substances 0.000 claims abstract 5
- 229920005989 resin Polymers 0.000 claims abstract 5
- 238000000034 method Methods 0.000 claims 2
- 239000004020 conductor Substances 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 abstract 10
- 238000005520 cutting process Methods 0.000 abstract 6
- 238000003780 insertion Methods 0.000 abstract 2
- 230000037431 insertion Effects 0.000 abstract 2
Abstract
DC60 (06/01/43) วิธีการผลิตอุปกรณ์กึ่งตัวนำ ซึ่งมีปุ่มอยู่บนผิวหน้าของมัน และมีที่ว่างระหว่างปุ่มที่ถูกผนึก โดยเรซินที่สามารถ ตัดเวเฟอร์ที่ถูกวางตำแหน่งอย่างถูกต้องตามแนวตัดที่ให้ ส่วนเผื่อในการตัดบนเว เฟอร์ ในขั้นตอนการตัดเป็นก้อนของ อุปกรณ์กึ่งตัวบนเวเฟอร์กึ่งตัวนำ 10 ซึ่งมีแพทเทิร์นของวง จร ของชิปกึ่งตัวนำถูกสร้างอยู่ในบริเวณที่หนึ่ง และแนวตัด 16 ระหว่างชิปกึ่งตัวนำถูกสร้างให้ทอดข้าม บริเวณที่หนึ่ง และบริเวณที่สอง ปุ่มจะถูกสร้างให้เชื่อมต่อกับแพทเทิร์น ของวงจรของชิปกึ่งตัวนำ เคลือบเรซิน 15 จะถูกสร้างบนพื้นผิวที่เป็นปุ่มของเวเฟอร์สารกึ่งตัวนำให้ได้ตามความหนาที่กำหนด ไว้ล่วงหน้าในบริเวณที่หนึ่ง ในขณะเดียวกันก็จะผนึกที่ว่างระหว่างปุ่ม และถูกสร้างให้มีความหนาที่ จะทำให้สามารถยืนยันตำแหน่งของส่วนของแนวตัดในบริเวณ 16a ซึ่งมีอย่างน้อยบางส่วนของแนว ตัดอยู่ในบริเวณที่สอง และเวเฟอร์กึ่งตัวนำจะถูกตัดตามแนวโดยใช้แนวตัดที่ถูกยืนยันในบริเวณที่มี อย่างน้อยบางส่วนของแนวตัดอยู่ในบริเวณที่สอง เป็นตำแหน่งอ้างอิง วิธีการผลิตอุปกรณ์กึ่งตัวนำ ซึ่งมีปุ่มอยู่บนผิวหน้าของมัน และมีที่ว่างระหว่างปุ่มที่ถูกผนึก โดยเรซินที่สามารถ ตัดเวเฟอร์ที่ถูกวางตำแหน่งอย่างถูกต้องตามแนวตัดที่ให้ ส่วนเผื่อในการตัดบนเว เฟอร์ ในขั้นตอนการตัดเป็นก้อนของ อุปกรณ์กึ่งตัวบนเวเฟอร์กึ่งตัวนำ 10 ซึ่งมีแพทเทิร์นของวง จร ของชิปกึ่งตัวนำถูกสร้างอยู่ในบริเวณที่หนึ่ง และแนวตัด 16 ระหว่างชิปกึ่งตัวนำถูกสร้างให้ทอดข้าม บริเวณที่หนึ่ง และบริเวณที่สอง ปุ่มจะถูกสร้างให้เชื่อมต่อกับแพทเทิร์น ของวงจรของชิปกึ่งตัวนำ เคลือบเรซิน 15 จะถูกสร้างบนพื้นผิวที่เป็นปุ่มของเวเฟอร์สารกึ่งตัวนำให้ได้ตามความหนาที่กำหนด ไว้ล่วงหน้าในบริเวณที่หนึ่ง ในขณะเดียวกันก็จะผนึกที่ว่างระหว่างปุ่ม และถูกสร้างให้มีความหนาที่ จะทำให้สามารถยืนยันตำแหน่งของส่วนของแนวตัดในบริเวณ 16a ซึ่งมีอย่างน้อยบางส่วนของแนว ตัดอยู่ในบริเวณที่สอง และเวเฟอร์กึ่งตัวนำจะถูกตัดตามแนวโดยใช้แนวตัดที่ถูกยืนยันในบริเวณที่มี อย่างน้อยบางส่วนของแนวตัดอยู่ในบริเวณที่สอง เป็นตำแหน่งอ้างอิง
Claims (1)
1. วิธีการผลิตอุปกรณ์กึ่งตัวนำในรูปแบบแพคเกจที่ประกอบร่วมด้วยชิปกึ่งตัวนำซึ่งมีปุ่มบน ผิวหน้าของมัน และที่ว่าง ระหว่างปุ่มบนพื้นผิวที่เป็นปุ่มที่ถูกผนึกโดยยางเรซิน กระบวนการดังกล่าว สำหรับผลิตอุปกรณ์กึ่งตัวนำประกอบด้วย ขั้นตอนต่อไปนี้ การสร้างปุ่มบนเวเฟอร์กึ่งตัวนำซึ่งมีบริเวณที่หนึ่งและ บริเวณที่สองที่ถูกสร้างให้มีแพทเทิร์น ของวงจรของชิปกึ่ง ตัวนำดังกล่าวอย่างน้อยที่บริเวณที่หนึ่งดังกล่าว และที่ ถูกสร้างให้มีแนวตัด ระหว่างชิปกึ่งตัวนำที่ทอดข้ามบริเวณ ที่หนึ่ง และบริเวณที่สแท็ก :
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TH42284A3 true TH42284A3 (th) | 2001-01-03 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11562929B2 (en) | Sawn leadless package having wettable flank leads | |
| US6444499B1 (en) | Method for fabricating a snapable multi-package array substrate, snapable multi-package array and snapable packaged electronic components | |
| KR101908910B1 (ko) | 반도체 다이의 형성 방법 | |
| US7056771B2 (en) | Method of forming an array of semiconductor packages | |
| US6483180B1 (en) | Lead frame design for burr-free singulation of molded array packages | |
| US7153724B1 (en) | Method of fabricating no-lead package for semiconductor die with half-etched leadframe | |
| EP1051746A4 (en) | INTEGRATED SEMICONDUCTOR CIRCUIT COMPONENT | |
| SG80072A1 (en) | Method of production of semiconductor device | |
| WO2013025603A1 (en) | Multi-die semiconductor package with one or more embedded die pads | |
| TWI897920B (zh) | 利用含有靜電放電保護柵格的互連基體陣列之微電子封裝製造技術 | |
| WO1996003772A3 (en) | Method of manufacturing a semiconductor device for surface mounting, and semiconductor device for surface mounting | |
| JPH08293476A (ja) | 半導体集積回路装置の製造方法および半導体ウエハならびにフォトマスク | |
| US20080003718A1 (en) | Singulation Process for Block-Molded Packages | |
| KR100564461B1 (ko) | 반도체 웨이퍼, 반도체 칩 및 반도체 웨이퍼의 다이싱 방법 | |
| SG112797A1 (en) | Substrate for semiconductor device, semiconductor chip mounting substrate, semiconductor device and method of fabrication thereof, and circuit board, together with electronic equipment | |
| TH42284A3 (th) | วิธีการผลิตอุปกรณ์กึ่งตัวนำ | |
| EP3447795B1 (en) | Molded wafer level packaging method | |
| JP2006049694A (ja) | 二重ゲージ・リードフレーム | |
| EP0923128A4 (en) | SEMICONDUCTOR PACKING AND PRODUCTION METHOD THEREFOR | |
| JP3345759B2 (ja) | 半導体装置およびその製造方法 | |
| KR102913030B1 (ko) | 정전기 방전 보호 그리드를 포함하는 상호연결된 기판 어레이를 사용하는 마이크로일렉트로닉 패키지 제조 기법 | |
| KR100248551B1 (ko) | 반도체 칩 패키지 공정방법 | |
| KR100324602B1 (ko) | 일괄패키지공정이가능한반도체장치의제조방법 | |
| JPH11345904A5 (th) | ||
| KR200165742Y1 (ko) | 반도체 패키지 |