Claims (16)
1. ระบบสำหรับให้มีโมดต่างๆ ของการกำหนดเลขที่อยู่จำนวนหลายโมดในขณะที่ทำให้จำนวนของรหัสดำเนินการที่สามารถหามาใช้ได้ และเรจิสเตอร์ที่สามารถกำหนดเลขที่อยู่ได้ มีจำนวนมากที่สุด ซึ่งในลักษณะที่ผสมผสานกันจะประกอบด้วย - ผังงานสถาปัตยกรรมตัวประมวลผลซึ่งยอมให้มีการเข้ารหัสโมด ต่างๆ ของการกำหนดเลขที่อยู่จำนวนหลายโมดได้โดยการใช้บรรดาเลข ที่อยู่ของเรจิสเตอร์เสมือน และ -ชุดคำสั่งที่มีคำสั่งจำนวนมากกว่าหนึ่งชุดแต่ละคำสั่งจะมี จำนวนบิตมากกว่าหนึ่งบิตโดยที่บิตที่มากกว่าหนึ่งบิตดังกล่าว นั้น ไม่มีบิตใดในแต่ละคำสั่งจากคำสั่งที่มากกว่าหนึ่งคำสั่ง นั้น ที่เป็นบิตเฉพาะงานสำหรับการนำบรรดาโมดของการกำหนดเลขที่ อยู่ซึ่งแตกต่างกันมาใช้ให้เกิดผล โดยที่แต่ละคำสั่งของคำสั่ง ต่างๆ จำนวนมากกว่าหนึ่งคำสั่ง สามารถนำบรรดาโมดของการกำหนด เลขที่อยู่ซึ่งแตกต่างกันมาใช้ให้เกิดผลได้โดยการกำหนดเลขที่ อยู่ให้กับบรรดาเลขที่อยู่ของเรจิสเตอร์เสมือนในผังงาน สถาปัตยกรรมตัวประมวลผลดังกล่าว1. A system for enabling multiple addressing modes while maximizing the number of available code operations and addressable registers. This combination includes: - A processor architecture flowchart that allows encoding multiple addressing modes using virtual register addresses; and - An instruction set with more than one instruction, each with more than one bit, where none of the extra bits in each instruction are dedicated bits for utilizing different addressing modes. Each of the multiple instructions can utilize different addressing modes by assigning addresses to virtual register addresses in the processor architecture flowchart.
2. ระบบสำหรับให้มีโมดต่างๆ ของการกำหนดเลขที่อยู่จำนวนหลายโ มดในขณะที่ทำให้จำนวนของรหัสดำเนินการที่สามารถหามาใช้ได้ และเรจิสเตอร์ที่สามารถกำหนดเลขที่อยู่ได้ซึ่งสอดคล้องกับ ข้อ 1 มีค่ามากที่สุดโดยที่แต่ละคำสั่งของคำสั่งต่างๆ ที่มาก กว่าหนึ่งคำสั่งดังกล่าวนั้น ในลำดับต่อไปประกอบด้วย -ชุดที่หนึ่งของบิตต่างๆ ของบรรดาบิตที่มีจำนวนมากกว่าหนึ่ง บิตดังกล่าวซึ่งถูกใช้ในการกำหนดฟีลด์ของรหัสดำเนินการเพื่อ บ่งชี้การดำเนินการที่จะนำไปปฏิบัติโดยที่ขนาดของชุดที่หนึ่ง ของบิตต่างๆ ของบรรดาบิตที่มีจำนวนกว่าหนึ่งบิตดังกล่าวได้รับ การกำหนดโดยจำนวนตามต้องการของรหัสดำเนินการที่จะถูกนำมาใช้ ให้เกิดผล -บิตปลายทางสำหรับบ่งชี้ว่าผลลัพธ์ต่างๆ ของการดำเนินการดัง กล่าวที่จะถูกนำไปปฏิบัติจะถูกจัดเก็บไว้ที่ใด และ -ส่วนที่เหลือของบิตต่างๆ จำนวนมากกว่าหนึ่งบิตดังกล่าวของคำ สั่งต่างๆ แต่ละคำสั่งดังกล่าวซึ่งถูกใช้ในการกำหนดเลขที่อยู่ ของเรจิสเตอร์เพื่อบ่งชี้เลขที่อยู่ของข้อมูลที่ซึ่งการดำเนิน การดังกล่าวจะถูกนำไปปฏิบัติ2. A system for providing multiple addressing modes while maximizing the number of available operation codes and addressable registers corresponding to point 1, where each subsequent instruction consists of: - A first set of bits of more than one bit used to define the operation field to indicate the operation to be performed, where the size of this first set of bits is determined by the required number of operation codes to be performed; - A destination bit indicating where the result of the operation will be stored; and - The remaining bits of each subsequent instruction used to define the address of the register to indicate the address of the data where the operation will be performed.
3. ระบบสำหรับให้มีโมดต่างๆ ของการกำหนดเลขที่อยู่จำนวนหลายโ มดในขณะที่ทำให้จำนวนของรหัสดำเนินการที่สามารถหามาใช้ได้ และเรจิสเตอร์ที่สามารถกำหนดเลขที่อยู่ได้ซึ่งสอดคล้องกับ ข้อ 1 มีค่ามากที่สุดโดยที่แต่ละคำสั่งของคำสั่งต่างๆ ที่มาก กว่าหนึ่งคำสั่งดังกล่าวนั้น ในลำดับต่อไปประกอบด้วย -ชุดที่หนึ่งของบิตต่างๆ ของบรรดาบิตที่มีจำนวนมากกว่าหนึ่ง บิตดังกล่าวซึ่งถูกใช้ในการกำหนดฟีลด์ของรหัสดำเนินการเพื่อ บ่งชี้การดำเนินการที่จะนำไปปฏิบัติโดยที่ขนาดของชุดที่หนึ่ง ของบิตต่างๆ ของบรรดาบิตที่มีจำนวนกว่าหนึ่งบิตดังกล่าวได้รับ การกำหนดโดยจำนวนตามต้องการของรหัสดำเนินการที่จะถูกนำมาใช้ ให้เกิดผล -บิตปลายทางสำหรับบ่งชี้ว่าผลลัพธ์ต่างๆ ของการดำเนินการดัง กล่าวที่จะถูกนำไปปฏิบัติจะถูกจัดเก็บไว้ที่ใด และ -ส่วนที่เหลือของบิตต่างๆ จำนวนมากกว่าหนึ่งบิตดังกล่าวของคำ สั่งต่างๆ แต่ละคำสั่งดังกล่าวซึ่งถูกใช้ในการกำหนดเลขที่อยู่ ของเรจิสเตอร์เพื่อบ่งชี้เลขที่อยู่ของข้อมูลที่ซึ่งการดำเนิน การดังกล่าวจะถูกนำไปปฏิบัติ3. A system for providing multiple addressing modes while maximizing the number of available operation codes and addressable registers corresponding to point 1, where each subsequent instruction consists of: - A first set of bits of more than one bit used to define the operation code field to indicate the operation to be performed, where the size of this first set of bits of more than one bit is determined by the required number of operation codes to be performed; - A destination bit indicating where the result of the operation will be stored; and - The remaining bits of each subsequent instruction used to define the address of the register to indicate the address of the data where the operation will be performed.
4. ระบบสำหรับให้มีโมดต่างๆ ของการกำหนดเลขที่อยู่จำนวนหลายโ มดในขณะที่ทำให้จำนวนของรหัสดำเนินการที่สามารถหามาใช้ได้ และเรจิสเตอร์ที่สามารถกำหนดเลขที่อยู่ได้ซึ่งสอดคล้องกับ ข้อ 1 มีค่ามากที่สุดโดยที่แต่ละคำสั่งของคำสั่งต่างๆ ที่มาก กว่าหนึ่งคำสั่งดังกล่าวนั้น มีความยาว 16 บิต4. A system for providing multiple addressing modes while maximizing the number of available code operations and addressable registers that correspond to point 1, where each of the more than one such instruction is 16 bits long.
5. ระบบสำหรับให้มีโมดต่างๆ ของการกำหนดเลขที่อยู่จำนวนหลายโ มดในขณะที่ทำให้จำนวนของรหัสดำเนินการที่สามารถหามาใช้ได้ และเรจิสเตอร์ที่สามารถกำหนดเลขที่อยู่ได้ซึ่งสอดคล้องกับ ข้อ 4 มีค่ามากที่สุดโดยที่แต่ละคำสั่งของคำสั่งต่างๆ ที่มาก กว่าหนึ่งคำสั่งดังกล่าวนั้น ในลำดับต่อไปประกอบด้วย -แปดบิตแรกของบิตต่างๆ จำนวน 16บิตดังกล่าวซึ่งได้รับการกำหนด ให้กับงานที่มีลักษณะเฉพาะเพื่อกำหนดเลขที่อยู่ของเรจิสเตอร์ เพื่อบ่งชี้เลขที่อยู่ของเรจิสเตอร์ของข้อมูลที่ซึ่งการดำเนิน การดังกล่าวจะถูกนำไปปฏิบัติ -บิตที่เก้าของบิตต่างๆ จำนวน 16 บิตดังกล่าวซึ่งได้รับการ กำหนดให้กับงานที่มีลักษณะเฉพาะให้เป็นบิตปลายทางสำหรับบ่งชี้ ว่าผลลัพธ์ของการดำเนินการดังกล่าวที่จะถูกนำไปปฏิบัติจะถูก จัดเก็บไว้ที่ใด และ -7 บิตสุดท้ายของบิตต่างๆ จำนวน 16 บิตดังกล่าวซึ่งได้รับการ กำหนดให้กับงานที่มีลักษณะเฉพาะสำหรับบ่งชี้การดำเนินการที่จะ ถูกนำไปปฏิบัติ5. A system for providing multiple addressing modes while maximizing the number of available operation codes and addressable registers corresponding to Clause 4, whereby each of the more than one such instruction consists of: - the first eight bits of the 16-bit set, assigned to the task for addressing the registers to which the operation will be performed; - the ninth bit of the 16-bit set, assigned to the task as the destination bit indicating where the result of the operation will be stored; and - the last seven bits of the 16-bit set, assigned to the task to indicate the operation to be performed.
6. ระบบสำหรับให้มีโมดต่างๆ ของการกำหนดเลขที่อยู่จำนวนหลายโ มดในขณะที่ทำให้จำนวนของรหัสดำเนินการที่สามารถหามาใช้ได้ และเรจิสเตอร์ที่สามารถกำหนดเลขที่อยู่ได้ซึ่งสอดคล้องกับ ข้อ 4 มีค่ามากที่สุดโดยที่แต่ละคำสั่งของคำสั่งต่างๆ ที่มาก กว่าหนึ่งคำสั่งดังกล่าวนั้น ในลำดับต่อไปประกอบด้วย - เจ็ดบิตแรกของบิตต่างๆ จำนวน 16 บิตดังกล่าวซึ่งได้รับการ กำหนดให้กับงานที่มีลักษณะเฉพาะเพื่อกำหนดเลขที่อยู่ของเรจิส เตอร์เพื่อบ่งชี้เลขที่อยู่ของเรจิสเตอร์ของข้อมูลที่ซึ่งการ ดำเนินการดังกล่าวจะถูกนำไปปฏิบัติ -บิตที่แปดของบิตต่างๆ จำนวน 16 บิตดังกล่าวซึ่งได้รับการ กำหนดให้กับงานที่มีลักษณะเฉพาะให้เป็นบิตปลายทางสำหรับบ่งชี้ ว่าผลลัพธ์ของการดำเนินการดังกล่าวที่จะถูกนำไปปฏิบัติจะถูก จัดเก็บไว้ที่ใด และ - 8 บิตสุดท้ายของบิตต่างๆ จำนวน 16 บิตดังกล่าวซึ่งได้รับการ กำหนดให้กับงานที่มีลักษณะเฉพาะสำหรับบ่งชี้การดำเนินการที่จะ ถูกนำไปปฏิบัติ6. A system for providing multiple addressing modes while maximizing the number of available operation codes and addressable registers corresponding to Clause 4, whereby each subsequent instruction consists of: - the first seven bits of the 16-bit set, assigned to the task specific to determine the address of the data register where the operation will be performed; - the eighth bit of the 16-bit set, assigned to the task specific as the destination bit indicating where the result of the operation will be stored; and - the last eight bits of the 16-bit set, assigned to the task specific to indicate the operation to be performed.
7. ระบบสำหรับให้มีโมดต่างๆ ของการกำหนดเลขที่อยู่จำนวนหลายโ มดในขณะที่ทำให้จำนวนของรหัสดำเนินการที่สามารถหามาใช้ได้ และเรจิสเตอร์ที่สามารถกำหนดเลขที่อยู่ได้ซึ่งสอดคล้องกับ ข้อ 1 มีค่ามากที่สุดโดยที่แต่ละคำสั่งของคำสั่งต่างๆ ที่มาก กว่าหนึ่งคำสั่งดังกล่าวนั้น ในลำดับต่อไปประกอบด้วย -หน่วยประมวลผลกลางสำหรับกระทำการกับคำสั่งดังกล่าว -หน่วยความจำที่ได้รับการเชื่อมต่อเข้ากับซีพียูสำหรับจัดเก็บ ข้อมูล -เรจิสเตอร์ของตัวชี้ในหน่วยความจำดังกล่าวสำหรับจัดเก็บ ตำแหน่งของเลขที่อยู่ที่ซึ่งคำสั่งดังกล่าวจะเข้าถึงเมื่อเลข ที่อยู่ที่เกี่ยวเนื่องกับเรจิสเตอร์ของตัวชี้ดังกล่าวถูกเข้า ถึง -ตำแหน่งต่างๆ ของเลขที่อยู่ของเรจิสเตอร์เสมือนเฉพาะงานใน หน่วยความจำดังกล่าวซึ่งเกี่ยวเนื่องกับเรจิสเตอร์ของตัวชี้ ดังกล่าวซึ่งจะสั่งโมดของการกำหนดเลขที่อยู่โดยอ้อมที่จะถูก ใช้กับเรจิสเตอร์ของตัวชี้ดังกล่าวเมื่อหนึ่งมในบรรดาตำแหน่ง ของเลขที่อยู่เฉพาะงานดังกล่าวถูกเข้าถึง จึงเป็นการยอมให้มี ความอ่อนตัวของการเลือกบรรดาโมดของการกำหนดเลขที่อยู่ในลักษณะ พลวัตตามเกณฑ์คำสั่งต่อคำสั่ง7. A system for providing multiple addressing modes while maximizing the number of available code operations and addressable registers corresponding to point 1, where each instruction of more than one such instruction consists of: - the central processing unit for executing the instruction; - CPU-attached memory for storing data; - pointer registers in such memory storing the addresses the instruction will access when the address associated with that pointer register is accessed; - various address locations of task-specific virtual registers in such memory associated with that pointer register, which indirectly order the addressing mode to be used with that pointer register when one of those task-specific address locations is accessed. This allows for dynamic flexibility in selecting addressing modes on an instruction-by-instruction basis.
8. ระบบสำหรับให้มีโมดต่างๆ ของการกำหนดเลขที่อยู่จำนวนหลายโ มดในขณะที่ทำให้จำนวนของรหัสดำเนินการที่สามารถหามาใช้ได้ และเรจิสเตอร์ที่สามารถกำหนดเลขที่อยู่ได้ซึ่งสอดคล้องกับ ข้อ 7 มีค่ามากที่สุด ซึ่งในลำดับต่อไปประกอบด้วยตำแหน่งของเลขที่อยู่เรจิสเตอร์ เสมือนจำนวนหนึ่งตำแหน่งซึ่งได้รับการกำหนดให้กับงานที่มี ลักษณะเฉพาะสำหรับการเริ่มต้นการกำหนดเลขที่อยู่โดยอ้อมแบบ ง่ายเมื่อถูกเข้าถึง8. A system for providing multiple addressing modes while maximizing the number of available operation codes and addressable registers that correspond to clause 7, which subsequently consists of a number of virtual register address positions assigned to tasks specific to simple indirect addressing initialization upon access.
9. ระบบสำหรับให้มีโมดต่างๆ ของการกำหนดเลขที่อยู่จำนวนหลายโ มดในขณะที่ทำให้จำนวนของรหัสดำเนินการที่สามารถหามาใช้ได้ และเรจิสเตอร์ที่สามารถกำหนดเลขที่อยู่ได้ซึ่งสอดคล้องกับ ข้อ 7 มีค่ามากที่สุด ซึ่งในลำดับต่อไปประกอบด้วยตำแหน่งของเลขที่อยู่เรจิสเตอร์ เสมือนจำนวนหนึ่งตำแหน่งซึ่งได้รับการกำหนดให้กับงานที่มี ลักษณะเฉพาะสำหรับการเริ่มต้นการกำหนดเลขที่อยู่โดยอ้อมด้วย การเพิ่มค่าภายหลังโดยอัตโนมัติเมื่อถูกเข้าถึง9. A system for providing multiple addressing modes while maximizing the number of available operation codes and addressable registers that correspond to clause 7, which subsequently consists of a number of virtual register address positions assigned to tasks specific to indirect addressing initiation by automatically incrementing their values upon access.
10. ระบบสำหรับให้มีโมดต่างๆ ของการกำหนดเลขที่อยู่จำนวนหลายโ มดในขณะที่ทำให้จำนวนของรหัสดำเนินการที่สามารถหามาใช้ได้ และเรจิสเตอร์ที่สามารถกำหนดเลขที่อยู่ได้ซึ่งสอดคล้องกับ ข้อ 7 มีค่ามากที่สุด ซึ่งในลำดับต่อไปประกอบด้วยตำแหน่งของเลขที่อยู่เรจิสเตอร์ เสมือนจำนวนหนึ่งตำแหน่งซึ่งได้รับการกำหนดให้กับงานที่มี ลักษณะเฉพาะสำหรับการเริ่มต้นการกำหนดเลขที่อยู่โดยอ้อมด้วย การลดค่าภายหลังโดยอัตโนมัติเมื่อถูกเข้าถึง10. A system for providing multiple addressing modes while maximizing the number of available operation codes and addressable registers that correspond to clause 7, which subsequently consists of a number of virtual register address positions assigned to tasks specific to indirect addressing initiation with automatic decrementing upon access.
11. ระบบสำหรับให้มีโมดต่างๆ ของการกำหนดเลขที่อยู่จำนวนหลายโ มดในขณะที่ทำให้จำนวนของรหัสดำเนินการที่สามารถหามาใช้ได้ และเรจิสเตอร์ที่สามารถกำหนดเลขที่อยู่ได้ซึ่งสอดคล้องกับ ข้อ 7 มีค่ามากที่สุด ซึ่งในลำดับต่อไปประกอบด้วยตำแหน่งของเลขที่อยู่เรจิสเตอร์ เสมือนจำนวนหนึ่งตำแหน่งซึ่งได้รับการกำหนดให้กับงานที่มี ลักษณะเฉพาะสำหรับการเริ่มต้นการกำหนดเลขที่อยู่โดยอ้อมด้วย การเพิ่มค่าก่อนหน้าโดยอัตโนมัติเมื่อถูกเข้าถึง11. A system for providing multiple addressing modes while maximizing the number of available operation codes and addressable registers that correspond to clause 7, which subsequently consists of a number of virtual register address positions assigned to tasks specific to indirect addressing initiation by automatically incrementing the previous value upon access.
12. ระบบสำหรับให้มีโมดต่างๆ ของการกำหนดเลขที่อยู่จำนวนหลายโ มดในขณะที่ทำให้จำนวนของรหัสดำเนินการที่สามารถหามาใช้ได้ และเรจิสเตอร์ที่สามารถกำหนดเลขที่อยู่ได้ซึ่งสอดคล้องกับ ข้อ 7 มีค่ามากที่สุด ซึ่งในลำดับต่อไปประกอบด้วยตำแหน่งของเลขที่อยู่เรจิสเตอร์ เสมือนจำนวนหนึ่งตำแหน่งซึ่งได้รับการกำหนดให้กับงานที่มี ลักษณะเฉพาะสำหรับการเริ่มต้นการกำหนดเลขที่อยู่โดยอ้อมด้วย ออฟเซตเมื่อถูกเข้าถึง12. A system for providing multiple addressing modes while maximizing the number of available operation codes and addressable registers that correspond to clause 7, which subsequently consists of a number of virtual register address positions assigned to tasks that are specific to indirect addressing initialization with an offset upon access.
13. ระบบสำหรับให้มีโมดต่างๆ ของการกำหนดเลขที่อยู่จำนวนหลายโ มดในขณะที่ทำให้จำนวนของรหัสดำเนินการที่สามารถหามาใช้ได้ และเรจิสเตอร์ที่สามารถกำหนดเลขที่อยู่ได้ซึ่งสอดคล้องกับ ข้อ 7 มีค่ามากที่สุด โดยที่เรจิสเตอร์ของตัวชี้ดังกล่าวเป็นเรจิสเตอร์ของตัวชี้ ขนาดกว้าง 12 บิต13. A system for providing multiple addressing modes while maximizing the number of available operation codes and addressable registers that correspond to clause 7, where the pointer registers are 12-bit wide pointer registers.
14. ระบบสำหรับให้มีโมดต่างๆ ของการกำหนดเลขที่อยู่จำนวนหลายโ มดในขณะที่ทำให้จำนวนของรหัสดำเนินการที่สามารถหามาใช้ได้ และเรจิสเตอร์ที่สามารถกำหนดเลขที่อยู่ได้ซึ่งสอดคล้องกับ ข้อ 7 มีค่ามากที่สุด ซึ่งในลำดับต่อไปประกอบด้วย -เรจิสเตอร์ของตัวชี้จำนวนมากกว่าหนึ่งตัวในหน่วยความจำดัง กล่าว และ -ตำแหน่งต่างๆ ของเลขที่อยู่ของเรจิสเตอร์เสมือนเฉพาะงานใน หน่วยความจำดังกล่าวซึ่งเกี่ยวเนื่องกับเรจิสเตอร์ของตัวชี้ ดังกล่าวซึ่งจะสั่งโมดของการกำหนดเลขที่อยู่โดยอ้อมที่จะถูก ใช้กับเรจิสเตอร์ของตัวชี้จำนวนมากกว่าหนึ่งตัวดังกล่าวโดยที่ ตำแหน่งของเลขที่อยู่เฉพาะแต่ละตำแหน่งจะสั่งโมดของการกำหนด เลขที่อยู่โดยอ้อมที่จะถูกใช้กับเรจิสเตอร์ของตัวชี้ที่เกี่ยว ข้องของเรจิสเตอร์ของตัวชี้ที่มีมากกว่าหนึ่งตัวดังกล่าวเมื่อ ถูกเข้าถึง จึงเป็นการยอมให้มีความอ่อนตัวของการเลือกบรรดาโมด ของการกำหนดเลขที่อยู่ในลักษณะพลวัตตามเกณฑ์คำสั่งต่อคำสั่ง14. A system for providing multiple addressing modes while maximizing the number of available execution codes and addressable registers that correspond to Clause 7, which subsequently consists of: - registers of more than one pointer in memory; and - various address locations of task-specific virtual registers in memory associated with those pointer registers, which indirectly direct the addressing mode to be used with those more than one pointer registers, where each specific address location directs the indirect addressing mode to be used with the associated pointer registers of those more than one pointer registers when accessed, thus allowing for dynamic selection of addressing modes on an instruction-by-instruction basis.
15. ระบบสำหรับให้มีโมดต่างๆ ของการกำหนดเลขที่อยู่จำนวนหลายโ มดในขณะที่ทำให้จำนวนของรหัสดำเนินการที่สามารถหามาใช้ได้ และเรจิสเตอร์ที่สามารถกำหนดเลขที่อยู่ได้ซึ่งสอดคล้องกับ ข้อ 14 มีค่ามากที่สุด โดยที่บรรดาเรจิสเตอร์ของตัวชี้ที่มีมากกว่าหนึ่งตัวดังกล่าว แต่ละตัวจะเป็นบรรดาเรจิสเตอร์ของตัวชี้ขนาดกว้าง 12 บิต15. A system for providing multiple addressing modes while maximizing the number of available operation codes and addressable registers that correspond to clause 14, where each of the more than one pointer registers is a 12-bit wide pointer register.
16. ระบบสำหรับให้มีโมดต่างๆ ของการกำหนดเลขที่อยู่จำนวนหลายโ มดในขณะที่ทำให้จำนวนของรหัสดำเนินการที่สามารถหามาใช้ได้ และเรจิสเตอร์ที่สามารถกำหนดเลขที่อยู่ได้ซึ่งสอดคล้องกับ ข้อ 15 มีค่ามากที่สุด โดยที่ตำแหน่งต่างๆ ของเลขที่อยู่ของเรจิสเตอร์เสมือนเฉพาะงาน ดังกล่าวแต่ละตำแหน่งในหน่วยความจำดังกล่าวซึ่งเท่ากับจำนวน รวมของบรรดาโมดของการกำหนดเลขที่อยู่โดยอ้อมซึ่งเกี่ยวเนื่อง กับเรจิสเตอร์ของตัวชี้จำนวนมากกว่าหนึ่งดังกล่าวจะเริ่มต้นโ มดของการกำหนดที่อยู่โดยอ้อมจากกลุ่มที่ประกอบด้วย : การกำหนด เลขที่อยู่โดยอ้อม, การกำหนดเลขที่อยู่โดยอ้อมด้วยการเพิ่มค่า ภายหลังโดยอัตโนมัติ, การกำหนดเลขที่อยู่โดยอ้อมด้วยการลดค่า ภายหลังโดยอัตโนมัติ, การกำหนดเลขที่อยู่โดยอ้อมด้วยการเพิ่ม ค่าก่อนหน้าโดยอัตโนมัติ, การกำหนดเลขที่อยู่โดยอ้อมด้วยออฟ เซต (ข้อถือสิทธิ 16 ข้อ, 5 หน้า, 4 รูป)16. A system for providing multiple addressing modes while maximizing the number of available operation codes and addressable registers that correspond to Clause 15, whereby the number of address locations of such task-specific virtual registers in memory, which is equal to the sum of all indirect addressing modes relating to more than one pointer register, shall initialize the indirect addressing mode from the group consisting of: indirect addressing, indirect addressing with automatic increment, indirect addressing with automatic decrement, indirect addressing with automatic increment, and indirect addressing with offset. (Clause 16, page 5, figure 4)