TH35833A - Functional division system forcing the center front For memory-enabled microcontrollers with random access to data. - Google Patents
Functional division system forcing the center front For memory-enabled microcontrollers with random access to data.Info
- Publication number
- TH35833A TH35833A TH9801002531A TH9801002531A TH35833A TH 35833 A TH35833 A TH 35833A TH 9801002531 A TH9801002531 A TH 9801002531A TH 9801002531 A TH9801002531 A TH 9801002531A TH 35833 A TH35833 A TH 35833A
- Authority
- TH
- Thailand
- Prior art keywords
- page
- microcontroller
- random access
- ram
- bit
- Prior art date
Links
- 230000002688 persistence Effects 0.000 claims 1
Abstract
DC60 (08/06/42) สถาปัตยกรรมของไมโครคอนโทรลเลอร์ ที่ซึ่งจะเพิ่มบิตหนึ่งบิตที่ใช้เฉพาะในฟิลด์ ถอดรหัสปฏิบัติการ เพื่อบังคับให้การเข้า ถึงข้อมูลให้เกิดขึ้นบนหน้า 0 ของหน่วยความจำที่เข้าถึง ได้แบบ สุ่ม (RAM) สำหรับคำสั่งนั้น สิ่งนี้จะยอมให้ผู้ใช้มีหน้าใด ๆ ที่เลือกได้และยังคงมีการ เข้าเรจิสเตอร์หน้าที่พิเศษ หรือเรจิสเตอร์ที่เปลี่ยนแปลงได้โดยตรง ที่ซึ่งจะถูกติดตั้งบนหน้า 0 ของ RAM นั้น การเช็ตบิตที่ใช้เฉพาะดังกล่าว จะไม่มีผลต่อการปฏิบัติการในขณะนั้นของไมโคร คอนโทรลเลอร์หรือการเซ็ตบิตดังกล่าวจะไม่ปรับเปลี่ยนเเอดเดรสที่เลือกไว้ในขณะนั้น ซึ่งถูกบันทึก ในคำสั่งรหัสปฏิบัติการที่กำลังถูกประมวลผลโดยไมโครคอนโทรลเลอร์อยู่ในขณะนั้น สถาปัตยกรรมของไมโครคอนโทรลเลอร์ ที่ซึ่งจะเพิ่มบิตหนึ่งบิตที่ใช้เฉพาะในฟิลด์ถอดรหัสปฏิบัติการ เพื่อบังคับให้การเข้า ถึงข้อมูลให้เกิดขึ้นบนหน้า 0 ของหน่วยความจำที่เข้าถึงได้แบบ สุ่ม (RAM) สำหรับคำสั่งนั้น สิ่งนี้จะยอมให้ผู้ใช้มีหน้าใด ๆ ที่เลือกได้และยังคงมีการเข้าเรจิสเตอร์หน้าที่พิเศษ หรือเรจิส เตอร์ที่เปลี่ยนแปลงได้โดยตรง ที่ซึ่งจะถูกติดตั้งบนหน้า 0 ของ RAM นั้น การเช็คบิตที่ใช้เฉพาะดังกล่าว จะไม่มีผล ต่อการปฏิบัติการในขณะนั้นของไมโครคอนโทรลเลอร์ หรือการเซ็ตบิตดังกล่าวจะไม่รับเปลี่ยนแอดเดรสที่เลือกไว้ ในขณะนั้น ซึ่งถูกบันทึกในคำสั่งรหัสปฏิบัติการที่กำลังถูก ประมวลผลโดยไมโครคอนโทรลเลอร์อยู่ในขณะนั้น DC60 (08/06/42) microcontroller architecture Where to add one bit that is exclusively used in the field Decoding operations To force entry So the information to occur on page 0 of the random access memory (RAM) for that command. This will allow the user to have any selectable pages and remain Access a special duty register Or a register that can be changed directly Where it will be installed on page 0 of that RAM. Will not affect the operating at that time of the micro The controller or the aforementioned bit setting will not modify the currently selected dress. Which was recorded In the instruction, the executable code that is currently being processed by the microcontroller. Microcontroller architecture Where adds one bit that is used exclusively in the decrypt field. To force entry So the information to occur on page 0 of the random access memory (RAM) for that command. This will allow the user to have any optional pages and still have direct access to special page registers or changing registers. Where it will be installed on page 0 of the RAM, checking the aforementioned specific bits will not affect the current operation of the microcontroller. Or setting that bit will not change the currently selected address recorded in the executable code being executed. Currently processed by microcontroller
Claims (1)
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TH35833A true TH35833A (en) | 1999-11-12 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960011726A (en) | Microprocessor | |
| KR960706125A (en) | A microcontroller system for performing operations of multiple microcontrollers | |
| GB1397692A (en) | Machine memory systems | |
| KR880004380A (en) | Bus master with burst transfer mode | |
| KR960700475A (en) | System and method for assigning tags to instructions for controlling instruction execution | |
| AU4244600A (en) | Microprocessor with reduced context switching overhead and corresponding method | |
| US6029241A (en) | Processor architecture scheme having multiple bank address override sources for supplying address values and method therefor | |
| EP0889393A3 (en) | Force page zero paging scheme for microcontrollers | |
| WO2001053931A3 (en) | Microprocessor system and method for operating a microprocessor system | |
| US6578139B1 (en) | Processor architecture scheme which uses virtual address registers to implement different addressing modes and method therefor | |
| GB1150236A (en) | Improvements in Data Processing Systems. | |
| TH35833A (en) | Functional division system forcing the center front For memory-enabled microcontrollers with random access to data. | |
| CN102541745B (en) | The addressing method of micro controller data storer and microcontroller | |
| KR100329768B1 (en) | Memory addressing device for micro-controller unit | |
| KR960018899A (en) | Memory module with read conversion write function | |
| KR960018881A (en) | Bitfield peripherals and bitfield systems having it | |
| KR100459728B1 (en) | High-speed translation lookaside buffer | |
| SU564631A1 (en) | Data introducing device | |
| US20060271762A1 (en) | Microcontroller and addressing method | |
| KR910005151A (en) | Memory contact processing method by hardware logic | |
| KR960005610A (en) | Distributed Wordline Driver | |
| KR970023394A (en) | Memory activation method of semiconductor memory device | |
| CA2140961A1 (en) | Dual Paged Apertures | |
| KR970051199A (en) | Memory read / write circuit | |
| JP2007305027A (en) | General-purpose register circuit |