Claims (4)
1. อุปกรณ์ตัวเข้ารหัสสัญญาณภาพประกอบด้วย วิถีทาง (10) สำหรับการใช้แนวบิทของสัญลักษณ์ที่แทนข้อมูลภาพ ซึ่งแต่ละสัญลักษณ์จะแทบบิทหลายบิทและ วิถีทางการเปลี่ยนแปลง (14) ที่ตอบสนองต่อแนวบิทสัญลักษณ์สำหรับการสร้างพาหะที่มีการเปลี่ยนแปลงขนาดที่มีการแยกเฟสต่างกัน 90 องศา (QAM) ด้วยสัญลักษณ์ ซึ่งสัญลักษณ์ดังกล่าวจะถูกกำหนดให้ตรงกับจุดที่กำหนดตำแหน่งของการรวมที่เป็นแนวในระนาบที่กำหนดโดยแกน I,Q ที่ซึ่ง การรวมจะถูกแบ่ง (12) เป็นส่วนแยกลำดับหนึ่งและสองที่ถูกจัดเรียงเพื่อให้ (a) จุดที่อยู่ติดกันที่สุดกับจุดของส่วนลำดับที่หนึ่งเป็นของส่วนลำดับสอง และ (b) จุดที่อยู่ติดกับจุดของส่วนลำดับสองที่สุดเป็นของส่วนลำดับหนึ่งและโดยมีคุณลักษณะที่ซึ่ง ส่วนขนาด n บิทที่มีค่าฐานสองค่าเดียวจะถูกกำหนดเป็นแต่ละจุดของการรวมซึ่งมีขนาด n บิท ประกอบด้วย (1) บิทเฟสสำหรับการแยกแต่ละกลุ่มของกลุ่มแบบสมมาตรที่หมุนวนของจุดของการรวมที่อยู่ในแต่ละควอดแดนท์ของสี ควอดแดนท์ของระนาบและ (2)บิทค่าคงที่สำหรับการแยกแต่ละจุดการรวมในกลุ่มแบบสมมาตรที่หมุนวนและ ส่วนลำดับหนึ่งและสองจะแตกต่างกันโดยบิทเฟสที่มีความสำคัญต่ำของส่วนขนาด n บิททั้งหมด ที่เป็นส่วนของลำดับหนึ่งที่มีค่าฐานสองที่แน่นอน และส่วนขนาด n บิททั้งหมดที่เป็นส่วนลำดับสองที่มีค่าฐานสองตรงข้ามกับค่าฐานที่สองที่แน่นอน 2. อุปกรณ์ตามที่กล่าวในข้อถือสิทธิที่ 1 ที่ซึ่ง แต่ละส่วนของบิทที่ประกอบด้วย บิทเฟส 2 บิท และบิทค่าคงที่ n-2บิท 3. อุปกรณ์ตามที่กล่าวในข้อถือสิทธิที่ 2 ที่ซึ่ง n จะเป็นตัวเลขจำนวนเต็มที่มีค่าอย่างน้อย 4 4. อุปกรณ์เครื่องส่งสัญญาภาพประกอบด้วยตัวมอดูเลตขนาดที่มีการแยกเฟสต่างกัน 90 ํ (QAM) และตัวเข้ารหัสจะรวมถึงวิถีทาง (10) สำหรับการให้แนวบิทของสัญลักษณ์ที่แทนข้อมูลภาพ และซึ่งแต่ละสัญลักษณ์จะแทนบิทหลายบิท และวิถีทางการเปลี่ยนแปลง (14) ที่ตอบสนองต่อแนวบิทสัญลักษณ์สำหรับการสร้างพาหะที่มีการเปลี่ยนแปลงขนาดที่มีการแยกเฟสต่างกัน 90 ํ (QAM) ด้วยสัญลักษณ์ ซึ่งสัญลักษณ์ดังกล่าวจะถูกกำหนดให้ตรงกับจุดที่กำหนดตำแหน่งของการรวมที่เป็นแนวในระนาบที่กำหนดโดยแกน I,Q ที่ซึ่ง การรวมจะถูกแบ่ง (12) เป็นส่วนแยกลำดับหนึ่ง และสองที่ถูกจัดเรียงเพื่อให้ (a) จุดที่อยู่ติดกันที่สุดกับจุดของส่วนลำดับหนึ่งเป็นของส่วนลำดับสอง และ (b) จุดที่อยู่ติดกับจุดของส่วนลำดับสองที่สุดเป็นของส่วนลำดับหนึ่งโดยมีคุณลักษณะที่ซึ่ง ตัวมอดูเลตจะรับจุดเฉพาะค่าใด ๆ ในการรวมแบบสมมาตรที่หมุนวนที่กำหนดระหว่างจุด 2 n-1 + 1 และ 2 ในระนาบเฟสเดียวกัน(I) และเฟสต่างกัน 90 ํ (Q) ในการตอบสนองต่อจุดเฉพาะค่าจะเป็นตัวเข้ารหัสที่ถูกเลือกตามรหัสส่วน n โดยที่ n เป็นตัวเลขที่มีค่าอย่างน้อย 4 โดยเข้าตัวรหัสจะกำหนดส่วนขนาดn บิท ที่มีค่าฐานสองค่าเดียวให้แก่แต่ละจุดของการรวมส่วนของ n บิทประกอบด้วย (1) บิทเฟส 2 บิท สำหรับการแยกแต่ละกลุ่มสมมาตรที่หมุนวนของ 4 กลุ่มระหว่างจุดการรวม 2n-3 +1และ 2 n-2 ที่อยู่ในแต่ละควอดแดนท์ของสีควอดแดนท์ของระนาบI,Q ตามค่าที่แตกต่างของค่าฐานสอง 4 ค่า ที่กำหนดโดยบิทเฟส2 บิท และ (2) บิทค่าคงที่ n-2 บิท สำหรับการแยกแต่ละจุดการรวมในกลุ่มแบบสมมาตรที่หมุนวนตามค่าแตกต่างของค่าฐานสองที่กำหนดโดยบิทคงที่ n-2 ซึ่งทำให้ไม่มีการตอบสนองต่อการหมุนของการรวม และ การกำหนดบิทโดยตัวเข้ารหัสในลักษณะที่จุดการรวมจะถูกแบ่งเป็นส่วนแยกลำดับหนึ่งและสองที่จัดเรียง เพื่อให้จุดการรวมอยู่ติดกันที่สุดในระนาบ I,Q กับจุดการรวมใด ๆ ของส่วนลำดับแรกจะเป็นของส่วนลำดับสอง และจุดการรวมอยู่ติดกันที่สุดในระนาบ I,Q กับจุดการรวมใด ฟ ของส่วนลำดับแรกจะเป็นของส่วนลำดับสอง และจุดการรวมอยู่ติดกันที่สุดในระนาบ I,Q กับจุดการรวมใด ๆ ของส่วนลำดับสองจะเป็นของส่วนลำดับหนึ่งส่วนลำดับหนึ่งและสองจะแตกต่างกันโดยบิทเฟสที่มีความสำคัญต่อสุดของส่วนขนาด n บิททั้งหมดที่เป็นของส่วนลำดับแรกจะมีค่าฐานสองที่แน่นอน และส่วนขนาด n บิททั้งหมดที่เป็นของส่วนลำดับสองจะมีค่าฐานสองที่ตรงข้ามกับค่าฐานสองที่แน่นอน 5. อุปกรณ์ตามข้อถือสิทธิที่ 4 n จะมีค่าเป็น 5 และการรวมจะประกอบด้วย 32 จุด ในระนาบ I,Qที่ถูกจัด เรียงในแนวสี่เหลี่ยมจัตุรัส 6X6 ที่กำหนดโดยกลุ่มของค่า I ระหว่าง -3 และ /3 และค่า Q ระหว่าง -3 และ+3 โดยไม่มีการจุดการรวมใดอยู่ที่สี่มุม I,Q คือ +3, +3;+3,-3;-3,-3; และ -3,+3 ของแนวจัตุรัส ดังนั้น ส่วนลำดับแรกจะประกอบด้วย 16 จุด การรวมและส่วนลำดับสองจะประกอบด้วย16 จุดการรวม 6. อุปกรณ์ตามข้อถือสิทธิที่ 5 การกำหนดบิทโดยตัวเข้ารหัสจะเป็นแบบที่ส่วนขนาด 5 บิท ทั้งหมดที่เป็นของส่วนลำดับหนึ่งหรือสองจะอยู่บนแนวทแยงของแนวจัตุรัส โดยแนวทแยงส่วนลำดับแรกจะไขว้กับแนวทแยงของส่วนลำดับสองตามลำดับ 7. อุปกรณ์ตามข้อถือสิทธิที่ 6 ตัวเข้ารหัสจะแบ่งแนวข้อมูลของบิทข้อมูลที่ส่งไปยังส่วนดังกล่าวให้เป็นกลุ่มขนาด 9 บิท ของบิทข้อมูลที่ติดกัน โดยกลุ่มขนาด 9 บิทประกอบด้วย บิทเฟสที่มีความสำคัญต่ำสุดค่าเดียว ตัวเข้ารหัสที่ตอบสนองต่อแต่ละกลุ่มขนาด 9 บิทที่ติดกันที่ส่งไปยังส่วนดังกล่าวจะเข้าคู่กลุ่มขนาด 9 บิทที่ส่งไปกับแต่ละส่วนขนาด 5 บิทที่กำหนด 2 บิท ซึ่งจะเลือกจุดการรวมเฉพาะค่าที่กำหนดโดยแต่ละส่วนของส่วนขนาด 5 บิท ที่ถูกกำหนด 2 บิทตามค่าฐานสองที่สอดคล้องกันบิททั้งหมด 9 บิทของกลุ่มขนาด 9 บิทที่ถูกส่งไป และ การกำหนดบิทจะเป็นในแบบที่บิทที่มีความสำคัญต่ำสุดของส่วนขนาด 5 บิท ที่กำหนดทั้งหมดของส่วนลำดับหนึ่งจะมีค่าฐานสองที่แน่นอน และส่วนขนาด 5 บิทที่กำหนดทั้งหมดของส่วนลำดับสองจะมีค่าฐานสองตรงข้ามกันค่าฐานสองที่มีค่าแน่นอน โดยเหตุผลดังกล่าวทั้ง 2 ค่า ของจุดการรวมที่ถูกเลือก 2ค่าจะเป็นของส่วนลำดับหนึ่งละสองที่ถูกกำหนดโดยค่าฐานสองของบิทเฟส ที่มีความสำคัญต่ำสุดค่าเดียว 8. อุปกรณ์ตามข้อถือสิทธิที่ 7 ที่ซึ่ง ตัวเข้ารหัสจะใช้การเข้ารหัสแบบแตกต่างในการเข้าคู่กลุ่มขนาด 9 บิท ที่ถูกส่งของบิทข้อมูลกับแต่ละส่วนขนาด 5 บิทที่กำหนด 2 ส่วน 9. อุปกรณ์ตามข้อถือสิทธิที่ 7 ที่ซึ่ง ค่าฐานสองของบิทเฟสที่มีความสำคัญต่ำสุดที่สอดคล้องกันของแต่ละกลุ่มขนาด 9 บิท ของแต่ละคู่ของกลุ่มขนาด 9 บิทที่ติดกันจะมีค่าตรงข้ามกัน 1 0. อุปกรณ์ตามข้อถือสิทธิที่ 9 ที่ซึ่ง ตัวเข้ารหัสจะใช้การเข้ารหัสแบบแตกต่างในการเข้าคู่ของแต่ละกลุ่มขนาด 9 บิท ที่ถูกส่งของแต่ละคู่ที่ติดกับของกลุ่มขนาดของ 9 บิท ที่ติดกันของบิทข้อมูลไปยังแต่ละส่วนของส่วนขนาด 5 บิท ที่กำหนด 2 ส่วนของกลุ่มขนาด 9 บิทที่ถูกส่ง 11. An encoder device illustrated with a method (10) for using a bit of a symbolic representation of the image data. Which each symbol will have multiple bits and Pathways (14) responding to bitwise symbols for generating 90 degree phase-difference change-sized vectors (QAM) with symbols. Where such symbols are assigned to the point where the joins are aligned in the plane defined by the I, Q axis, where the join is divided (12) into one and two sequential segments. So that (a) the point adjacent to the point of the first segment belongs to the second-order segment, and (b) the point adjacent to the point of the second-most belonging to the one-order segment, and is characterized by which section The n-bit size with a single binary value is defined as each aggregation point. The n-bit size consists of (1) bitphases for the separation of each of the symmetrical groups that are rotated at the point of aggregation in Each color quadrant The quadrant of the plane and (2) bit constant for the separation of each point, aggregation in a spiral symmetrical group, and The first and second sequences are distinguished by the low-priority bitphases of all n-bit-sized segments that are part of the one that have a certain binary value and all the n-bit sizes that are the second-order values. Binary as opposed to a certain binary value 2. Device as mentioned in claim 1, where each part of the bit contains the phase 2 bit and the n-2 bit constant bit 3. The device as mentioned. In claim 2, where n is an integer with a value of at least 4. 4. The transmitter device is illustrated with a 90 ° heterogeneous phase-separation modulator (QAM) and the encoder includes A method (10) for giving bitrates of symbols representing visual information. And each symbol represents multiple bits And the path of change (14) responding to the bit symbol for generating 90 ° heterogeneous phase-shifted vectors (QAM) with the symbol. The symbol is assigned to the point where the joins are aligned in the plane defined by the I, Q axis, where the join is divided (12) into a separate order. And the two that are arranged so that (a) the point adjacent to the point of one sequence belongs to the second order, and (b) the point adjacent to the secondmost point belongs to one, with Feature which The modulator will accept any specific point in the spiral symmetrical combination determined between points 2 n-1 + 1 and 2 in the same phase plane (I) and phase difference by 90 ํ (Q). Responding to a specific point, the value is an encoder chosen according to the n segment, where n is a number with a value of at least 4, encoded with a single binary value of n-bit size to each point of the code. The sum of n bits consists of (1) 2-bit phase bits for the separation of each of the 4 spiral symmetrical groups between the 2n-3 +1 and 2 n-2 aggregation points located in each quadrant of color C. Vodant of planes I, Q According to the differential of the 4 binary values determined by the 2-bit phase bits and (2) bits, the n-2 bit constant for the separation of each point, a symmetrical cluster that is rotated by the difference of values. The binary is defined by the n-2 constant bit, which makes it unresponsive to the rotation of the aggregate and the bit assignment by the encoder in such a way that the aggregation point is divided into one and two sequential segments. So that the joining point is the most adjacent in the I, Q planes and any of the aggregation points of the first segment belongs to the second order. And the point of joining is the adjacent most in the I, Q planes, and which point of the joins the first order belongs to the second order. And the adjacent point in the I, Q plane and any combination point of the second order belongs to one order, the first and second are distinguished by the most important bit phase of the magnitude segment. All n bits belonging to the first segment have a fixed binary value, and all n bits that belong to the second segment have a binary value as opposed to the exact binary value. 4 n has a value of 5, and the aggregation consists of 32 points in the I, Q planes arranged in a 6X6 square defined by a group of I values between -3 and / 3 and Q values between -3 and +3, where There is no point in the four corners I, Q is +3, +3; + 3, -3; -3, -3; And -3, + 3 of the square, so the first segment will consist of 16 aggregation points and the second part will consist of 16 aggregation points 6. Device according to claim 5, bit assignment by the encoder will be the size. All 5 bits belonging to an order or two are on the diagonal of the square. The diagonal, the first segment is crossed with the diagonal of the second segment, respectively. 7. Device according to claim 6, the encoder divides the data of the bits sent to that segment into 9-bit groups of bits. The data contiguous by the 9-bit group includes: Single lowest priority bitphase Encoders responding to each adjacent 9-bit segment sent to the segment will match the 9-bit segment sent with each of the designated 2-bit 5-bit segments, which will select the aggregation point only for the value that. Defined by each part of a 5-bit segment, which is assigned 2 bits according to the corresponding binary value, all 9 bits of the 9-bit segment is sent, and the bit designation will be in the form of the lowest priority. All given 5-bit segments of one order have a fixed binary value, and all given 5-bit segments of a second segment have opposite binary values. For that reason, both values of the aggregation point were selected. 2 The value belongs to the sequence, one by two determined by the binary value of the bit phase. 8. Device according to claim 7, where the encoder uses different encryption to match the transmitted 9-bit segment of the bit to each specified 5-bit segment. Section 9. Device according to claim 7, where the binary value of the corresponding lowest priority bitphase of each 9-bit group of each pair of adjacent 9-bit groups has the opposite value. Each device follows claim 9, where the encoder uses a different encryption to match each 9-bit transmitted group of each adjacent pair of adjacent 9-bit size groups. Of bits to each part of the designated 5-bit segment, 2 segments of the 9-bit segment being sent 1
1. อุปกรณ์เครื่องรับสัญญาณภาพสำหรับการรับสัญญาณส่งที่ได้ถูกเปลี่ยนแปลงขนาดที่มีการแยกเฟสให้ต่างกัน 90 ํด้วยสัญลักษณ์ที่แทนบิทข้อมูลต่าง ๆ จะถูกเข้ารหัสโดยสอดคล้องถึงรหัสที่กำหนดให้ เพื่อให้จุดที่ตำแหน่งที่กำหนดของการรวมที่เป็นแนว เพื่อให้ได้ส่วนแยกลำดับหนึ่งและสองที่มีการจัดเรียงเพื่อที่ (a) จุดที่อยู่ติดกับจุดของส่วนลำดับแรกที่สุดจะเป็นของส่วนลำดับสอง และ (b) จุดที่อยู่ติดกันกับส่วนลำดับสองที่สุดเป็นของส่วนลำดับหนึ่ง โดยอุปกรณ์จะมีส่วนตัวดีมอดูเลตแบบดิจิตอล (118) สำหรับลดการเปลี่ยนแปลงแบบดิจิตอล (118) สำหรับลดการเปลี่ยนสัญญาณ QAM เพื่อให้สัญญาณออกที่เฟสถูกแยกต่างกัน 90ํ ส่วนการสร้าง(124-128) ที่ตอบสนองต่อสัญญาณออกจากดีมอดูเลต สำหรับการรักษาทิศการหมุนวนที่ต้องการของการรวม และส่วนของตัวถอดรหัส (122) ที่ตอบสนองต่อสัญญาณออกจากตำแหน่งในการรวมไปยังแนวบิทของสัญลักษณ์ที่ต่อเนื่องกัน โดยที่แต่ละคู่ที่กำหนดของจุดเฉพาะค่าลำดับ 1 และ 2 ในการรวมแบบสมมาตรที่หมุนวนที่กำหนดระหว่าง 2 n-1 + 1 และ 2n ในระนาบที่กำหนดโดยแกนเฟสเดียวกัน (I) และแกนที่มีเฟสต่างกัน 90 ํ(Q) โดยที่ n เป็นตัวเลขจำนวนเต็มที่มีค่าอย่างน้อย 4 จะถูกเลือกตามลำดับที่เครื่องส่งสำหรับการส่งลำดับแรกและสองตามลำดับไปยังเครื่องรับตามรหัสที่กำหนด โดยมีคุณลักษณะที่ซึ่ง ส่วนของการถอดรหัสประกอบด้วย ส่วนแบบดิจิตอลสำหรับการถอดรหัสตามขบวนการดังต่อไปนี้ ไม่ว่าลำดับแรกของคู่ของจุดการรวมลำดับหนึ่งและสองในระนาบ IQ ที่ถูกรับโดยเครื่องรับจะเป็นจุดการรวมส่วนแรกหรือส่วนที่สองคือ i จัดเก็บค่า I และ Q ของจุดการรวมส่วนลำดับหนึ่งที่ติดกันที่สุดไปยังค่า I และ Q ของจุดที่รับในระนาบ I,Q ของการส่งที่รับลำดับแรกของคู่ที่กำหนด จากนั้น คำนวณและจัดเก็บค่าระยะและเฟส I และ Q ของเวคเตอร์ที่ต่อจุดรับเข้ากับจุดรวมการรวมส่วนลำดับหนึ่งที่ติดกันที่สุด ii จัดเก็บค่า I และ Q ของการจุดการรวมส่วนลำดับสองที่ติดกันที่สุดไปยังค่า I และ Q ของจุดที่รับในระนาบ I,Q ของการส่งที่รับลำดับแรกของคู่ที่กำหนด จากนั้น คำนวณและจัดเก็บค่าระยะและเฟส I และ Q ของเวคเตอร์ที่ต่อจุดรับเข้ากับจุดการรวมส่วนลำดับสองที่ติดกันที่สุด iii จัดเก็บค่า I และ Q ของการจุดการรวมส่วนลำดับหนึ่งที่ติดกันที่สุดไปยังค่า I และ Q ของจุดที่รับในระนาบ I,Q ของการส่งที่รับลำดับแรกของคู่ที่กำหนด จากนั้น คำนวณและจัดเก็บค่าระยะและเฟส I และ Q ของเวคเตอร์ที่ต่อจุดรับเข้ากับจุดการรวมส่วนลำดับหนึ่งที่ติดกันที่สุด iv จัดเก็บค่า I และ Q ของการจุดการรวมส่วนลำดับดับสองท่ติดกันที่สุดไปยังค่า I และ Q ของจุดที่รับในระนาบ I,Q ของการส่งที่รับลำดับสองของคู่ที่กำหนด จากนั้น คำนวณและจัดเก็บค่าระยะและเฟส I และ Qของเวคเตอร์ที่ต่อจุดรับเข้ากับจุดการรวมส่วนลำดับสองที่ติดกันที่สุด v คำนวณผลรวมทางเวคเตอร์ของเวคเตอร์ส่วนลำดับหนึ่งที่ได้ข้อ i และ iii vi คำนวณผลรวมทางเวคเตอร์ของเวคเตอร์ส่วนลำดับสองที่ได้ข้อii และ iv vii เปรียบเทียบผลรวมทางเวคเตอร์ส่วนลำดับหนึ่งกับผลรวมทางเวคเตอร์ส่วนลำดับสอง เพื่อกำหนดว่า (A) ถ้าผลรวมทางเวคเตอร์ส่วนลำดับหนึ่งน้อยกว่าผลรวมทางเวคเตอร์ส่วนลำดับสองจะทำให้ส่วนของการส่งที่ได้รับลำดับแรกของคู่ที่กำหนดเป็นส่วนลำดับหนึ่งหรือ (B) ถ้าผลรวมทางเวคเตอร์ส่วนลำดับหนึ่งมีค่ามากกว่าผลรวมทางเวคเตอร์ส่วนลำดับสอง จะทำให้ส่วนของการส่งที่รับลำดับแรกของคู่ที่กำหนดเป็นส่วนลำดับสอง 11. Transceiver devices for receiving transmissions that have been transformed with 90 ํ phase separation with symbols representing the bits, the information is encoded in accordance with the specified code. So that the point at the given position of the horizontal join To obtain the first and second division arranged so that (a) the point adjacent to the point of the first division belongs to the second order, and (b) the second closest to the second segment. Belonging to one part The device has a digital modulator section (118) for reducing digital transformation (118) for reducing QAM transitions so that the output phase is 90 ํ different, generating (124-128) at Responds to the signal output from the demodulation. For keeping the desired gyroscope direction of the aggregate And the decoder portion (122) that responds to the exit signal in combination to the bit of a continuous symbol. Where each given pair of specific points, order 1 and 2, in a given spiral symmetrical combination between 2 n-1 + 1 and 2n in a plane defined by the same phase axis (I) and axis with different phases. Each 90 ํ (Q), where n is an integer number of at least 4, are selected in the order in which the transmitter is sent for the first and second sequential transmission to the receiver according to the specified code. With a feature that Decryption part includes Digital parts for decoding according to the following procedures Whether the first order of the first and second aggregation point pair in the IQ plane received by the receiver is the first or second aggregation point i, stores the I and Q values of one of the integrating points at Next to the I and Q values of the receiving point in the I, Q planes of the first received transmission of the given pair, then calculates and stores the phase values and I and Q phases of the vector to which the receiving points are connected. The consecutive one-order aggregation point ii Stores the I and Q values of the second most adjacent aggregation point to the I and Q values of the receiving point in the I, Q planes of the received transmission. The first sequence of a given pair is then computed and stores the phase and phase values I and Q of the vector connected to the receiving point to the second consecutive join point iii. Store the I and Q values of the summation point. The first order is one of the most contiguous to the I and Q values of the receiving point in the I, Q plane of the first received transmission of the given pair, then calculates and stores the phase values and I and Q phases of the point vectors. Acquire to one of the most contiguous junction points iv Store the I and Q values of the two most contiguous junction points to the I and Q values of the receiving points in the I, Q planes. Then calculates and stores the phase values and the I and Q phases of the vector attached to the receiving point with the second adjacent second join point. V Calculates the vector sum of the vectors. One order with points i and iii vi calculates the vector sum of the second part vectors obtained with points ii and iv vii. Compare the first order vector sum with the second part vector sum. To determine that (A) if one sequence vector sum is less than the second vector sum, it makes the first received portion of the given pair to be one order, or (B) if the first received part of the given pair is one segment, or (B) if the second received send segment One part vector is greater than the second vector sum. Will cause the first receiving portion of the given pair to be second division 1.
2. เครื่องรับตามที่กล่าวไว้ในข้อถือสิทธิที่ 11 ที่ซึ่ง รหัสที่กำหนดจะแบ่งการส่งที่ติดกันจากเครื่องส่งให้เป็นลำดับที่ซ้ำกันของกลุ่มของการจุดการรวมส่วนลำดับหนึ่งที่ต่อโดยกลุ่มของจุดการรวมส่วนลำดับสองและ ตัวถอดรหัสที่เครื่องรับที่ประกอบด้วย ส่วนแบบดิจิตอลที่ตอบสนองต่อลำดับของจุดการรวมส่วนลำดับหนึ่งและสอง ที่ถูกตัดสินโดยกระบวนการของการส่งที่ได้รับการติดกันจากเครื่องส่งเพื่อการตรวจจับค่าผิดพลาดการส่งในลำดับที่ซ้ำกันที่ได้รับ 12. The receiver, as described in claim 11, where the assigned code divides adjacent transmissions from the sender into a duplicate sequence of a group of integrations, one of which is followed by a group of Second point aggregation and A decoder that the receiver contains A digital segment that responds to the sequence of one and two aggregation points. That is judged by the process of transmissions that are contiguous from the sender to detect the transmission error in the received duplicate sequence 1
3. เครื่องรับตามที่กล่าวไว้ในข้อถือสิทธิที่ 12 ที่ซึ่ง ตัวถอดรหัสที่เครื่องรับที่ประกอบด้วย ส่วนแบบดิจิตอลที่ตอบสนองต่อการตรวจจับของค่าผิดพลาดการส่งที่ได้ในลำดับที่ซ้ำกัน เพื่อการแก้ไขค่าผิดพลาดการส่ง 13. The receiver, as described in claim 12, where the decoders the receiver contains The digital segment responds to the detection of the transmitted error values obtained in a duplicate sequence. To correct an error value of sending 1
4. เครื่องรับตามที่กล่าวไว้ในข้อถือสิทธิที่ 12 หรือ 13ที่ซึ่ง กลุ่มที่กำหนดจะมีค่าเป็น 24. The receiver, as described in claim 12 or 13, where the designated group will have a value of 2.