TH148948A - การบันทึก/การคืนสภาพรีจิสเตอร์ที่ถูกเลือกในการประมวลผลเกี่ยวกับการทำรายการ - Google Patents

การบันทึก/การคืนสภาพรีจิสเตอร์ที่ถูกเลือกในการประมวลผลเกี่ยวกับการทำรายการ

Info

Publication number
TH148948A
TH148948A TH1401006896A TH1401006896A TH148948A TH 148948 A TH148948 A TH 148948A TH 1401006896 A TH1401006896 A TH 1401006896A TH 1401006896 A TH1401006896 A TH 1401006896A TH 148948 A TH148948 A TH 148948A
Authority
TH
Thailand
Prior art keywords
transaction
register
restoring
saving
transaction processing
Prior art date
Application number
TH1401006896A
Other languages
English (en)
Other versions
TH89390B (th
TH148948B (th
Inventor
ไกรเนอร์
แดน
ยาโคบี
Original Assignee
อินเตอร์เนชั่นแนล บิชสิเนส์ส แมชชีนส์ คอร์ปอเรชั่น
Filing date
Publication date
Application filed by อินเตอร์เนชั่นแนล บิชสิเนส์ส แมชชีนส์ คอร์ปอเรชั่น filed Critical อินเตอร์เนชั่นแนล บิชสิเนส์ส แมชชีนส์ คอร์ปอเรชั่น
Publication of TH148948A publication Critical patent/TH148948A/th
Publication of TH148948B publication Critical patent/TH148948B/th
Publication of TH89390B publication Critical patent/TH89390B/th

Links

Abstract

DC60 (18/11/57) คำสั่ง TRANSACTION BEGIN จะเริ่มต้นการดำเนินการทำรายการและรวมถึงส่วนที่เป็นตัว พรางบันทึกของรีจิสเตอร์ทั่วไปซึ่งมีบิตซึ่งเมื่อตั้งค่า จะบ่งชี้รีจิสเตอร์ทีจะถูกบันทึกในกรณีที่การทำ รายการถูกยกเลิก ในตอนต้นของการทำรายการ เนื้อหาของรีจิสเตอร์จะถูกบันทึกในหน่วยความจำ ที่ไม่สามรถเข้าถึงได้โดยโปรแกรม, และถ้าการทำรายการถูกยกเลิก เนื้อหาที่ถูกบันทึกจะถูกทำสำเนา ไปยังรีจิสเตอร์
TH1401006896A 2012-11-26 การบันทึก/การคืนสภาพรีจิสเตอร์ที่ถูกเลือกในการประมวลผลเกี่ยวกับการทำรายการ TH89390B (th)

Publications (3)

Publication Number Publication Date
TH148948A true TH148948A (th) 2016-04-26
TH148948B TH148948B (th) 2016-04-26
TH89390B TH89390B (th) 2022-08-25

Family

ID=

Similar Documents

Publication Publication Date Title
MX347774B (es) Guardar/restablecer los registros seleccionados en el procesamiento transaccional.
GB2508533A (en) Instruction and logic to provide vector scatter-op and gather-op functionality
GB2508312A (en) Instruction and logic to provide vector load-op/store-op with stride functionality
EP4250101A3 (en) Vector friendly instruction format and execution thereof
GB201213316D0 (en) Exploiting an architected last-use operand indication in a computer system operand resource pool
WO2015200510A8 (en) Automated code lockdown to reduce attack surface for software
MY172572A (en) Exception handling in a data processing apparatus having a secure domain and a less secure domain
MX343372B (es) Instrucción de cargar datos a una frontera de memoria especificada indicada por la instrucción.
TWD162094S (zh) 電腦
MX347236B (es) Control de despeje local.
GB2524440A (en) Vector generate mask instruction
RU2015126784A (ru) Типы неизменяемых объектов
IN2014CH00978A (th)
Wei et al. Anti-periodic solutions for BAM neural networks with time delays
IN2014CN01835A (th)
GB201304303D0 (en) Vector logical reduction operation implemented on a semiconductor chip
Huang et al. A fuzzy time-dependent project scheduling problem
JP2018502425A5 (th)
Takano et al. Multi-period portfolio selection using kernel-based control policy with dimensionality reduction
Zähle A definition of qualitative robustness for general point estimators, and examples
TH148948A (th) การบันทึก/การคืนสภาพรีจิสเตอร์ที่ถูกเลือกในการประมวลผลเกี่ยวกับการทำรายการ
Chiba et al. Forbidden pairs and the existence of a dominating cycle
GB2513516A (en) Major branch instructions with transactional memory
Wang et al. Dynamics of a mutualism model with saturated response
Seong THE STORY OF ARCHITECTURE AND LAW-Advantage of a Rescissory Action for Management and Disposition Plan