SU999134A1 - Code converter - Google Patents
Code converter Download PDFInfo
- Publication number
- SU999134A1 SU999134A1 SU813342313A SU3342313A SU999134A1 SU 999134 A1 SU999134 A1 SU 999134A1 SU 813342313 A SU813342313 A SU 813342313A SU 3342313 A SU3342313 A SU 3342313A SU 999134 A1 SU999134 A1 SU 999134A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- division ratio
- output
- counter
- divider
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
(54) ПРЕОБРАЗОВАТЕЛЬ КОДА(54) CODE CONVERTER
Изобретение относитс к цифровой технике и может примен тьс в различных радиосистёмах и цифровых вычислительных устройствах дл преобразовани кодов чисел ;The invention relates to digital technology and can be used in various radio systems and digital computing devices to convert numbers codes;
Известны преобразователи кодов на основе пересчетных устройств, содержащие первый счетчик с одним основанием счислени (например, двоичным ) , второй счетчик с другим основанием счислени (например, дес тичным), узел запрета счетных импульсов и узел управлени режимом работы 1.Code converters based on scaling devices are known, which contain the first counter with one base of numbers (for example, binary), the second counter with another base of numbers (for example, decimal), the inhibitor node of counting pulses, and the control unit for operation mode 1.
Недостатком их вл етс невозможность оперативного изменени коэффициента преобразовани чисел.Their disadvantage is the impossibility of promptly changing the conversion ratio of numbers.
Наиболее близким к изобретению по техни,ческой сущности и достигаемому резулътату . вл етс преобразователь , основанный на принципе одновременного счета импульсов двум счетчиками с различными основани ми счислени 2}.The closest to the invention is in technical, technical essence and achievable result. is a converter based on the principle of simultaneous counting of pulses by two counters with different number bases 2}.
Недостатком известного преобразовател вл етс невозможность оперативного изменени коэффициента преобразовани чисел, так как его величина жестко определ етс структурой преобразовател -. В то же врем в целом р де практических примененийA disadvantage of the known converter is the impossibility of promptly changing the conversion ratio of the numbers, since its value is strictly determined by the structure of the converter -. At the same time, in general, a number of practical applications.
необходимо иметь измен емый, в том числе и во врем счета, коэффициент преобразовани , например/ дл получени нелинейного преобразовани , компенсации систематических методических погрешностей,измерени или преобразовани чисел.it is necessary to have a variable, including during counting, conversion factor, for example / to obtain a non-linear conversion, to compensate for systematic methodological errors, to measure or convert numbers.
Целью изобретени вл етс расширение функциональных возможностей The aim of the invention is to extend the functionality
10 устройства, а именно обеспечение произвольного, в том числе переменного во врем счета, значени коэффициента пересчета кодов.10, namely, the provision of an arbitrary, including variable during the counting, value of the code conversion factor.
Указанна цель, достигаетс тем, The stated goal is achieved by
15 что в преобразователь кода, содержащий два блока запрета выходы которых) соединены с первьши входами первого и второго счетчиков соответственно, а .блок управлени режимом, 15 that a code converter containing two prohibition blocks, whose outputs are connected to the first inputs of the first and second counters, respectively, and a mode control block,
20 выход которого подключен к первым входам блоков запрета, к входу установки второго счетчика и входу управлени записью кодл преобразуемого числа в первый счетчик, введены пе25 . реключатели, делитель с переменным коэффициентом делени и датчик коэффициента делени , причем счетный вход делител с переменным -коэффициентом делени подключен через пе30 ;реключатель к выходу одного из раз р дов гтервого и второго счетчиков, выход делител с переменным коэффициентом делени через другой переключатель подключен к второму входу второго и первого блока запрета, входы управлени делител с переменным коэффициентом делени соединены с выходами датчика коэффициента делени , а вход установки делител с переменнымкоэффициентом делени и вход управлени записью кода датчика коэффициента делени подключены к второму выходу блока управлени режи мом. . На фиг.1 представлена блок-схема преобразовател кода; на фиг.2 импульсные диаграммы его работы. Преобразователь кода содержит блок 1 управлени режимом (фиг.1), блоки 2 и 3 .запрета, счетчики 4 и 5 датчик 6 коэффициента делени , делитель 7 с переменным коэффициентом делени (ДПКД), переключатели 8-10 Преобразователь кода работает следующим образом. При поступлении с блока 1 управ;лени импульса -записи запрещаетс прохождение счетных импульсов через блоки 2 и 3 запрета на входы счетчиков 4 и 5, при этом одновременно про изводитс установка в ноль счетчика 5, ДПКД 7, запись преобразуемого числа в параллельном коде в счетчик 4 и з.апись коэффициента делени в параллельном коде в датчик б (фиг.2а - . . ... По окончании импульса записи счетчики 4 и 5, ДПКД 7 перевод тс в режим счета, запрет с блоков 2 и 3 снимаетс и счетчики 4 и 5 начинают одновременно считать входные импульсы в течение интервала счета (фиг.2б и). При этом ,на вход ДПКД 7 поступаю импульсы с одного из триггеров счетчика 4 (или 5), например, с выхода первого счетного триггера счетчика 4(фиг. 2д), а импульсы с выхода ДПКД - на вход запрета одного из блоков 3 (или 2) запрета (на фиг.2 на блок 3), обеспечива запрет части импульсов на входе счетчика 5 или 4 (на фиг.2 - счетчика 5). Окончание интервала счета, соответствующее завершению цикла преобразовани , происходит в момент поступлени пере пада напр жени со счетчика 4 в момент его переполнени на вход блока 1 управлени (фиг.2 К). С этого момента до подачи из блока управлени следующего пускового импульса производитс съем информации со счетчика 5в параллельном коде. . При поступлении очередного пускового импульса описанный цикл преобра зовани повтор етс . (На фиг.2 jl, Ц условно показан съем кода с первых двух разр дов счетчика 5). Значение коэффициента преобразовани (пересчета) определ етс основани ми систем счислени в счетчиках 4 и 5, их коэффициентами делени в точке подключени входа ДПКД 7, коэффициентом делени ДПКД, который может оперативно (в частности, во врем интерв.ала счета) измен тьс кодом, поступающим с датчика б. При изменении кода во врем счета, в зависимости от алгоритма работы датчика и точки подключени его входа, можно обеспечить различный в том числе и нелинейный закон.изменени коэффициента преобразовани преобразовател , необходимый в р де применений дл получени определенных характеристик преобразовани (например, компенсации систематических ошибок). Подключение счётного входа ДПКД к различным разр дам счетчиков 4 или 5 при соответствующем переключении его выхода на входы блоков 3 или 2 запрета позвол ет обеспечить весьма широкий диапазон изменени коэффициента преобразовани и высокую точность установки его значений при сок-ращении числа разр дов ДПКД за счет использовани разр дов счетчиков 4 или 5, к которым подключен его вход. Формула Изобретени Преобразователь кода, содержащий два блока запрета,.выходы которых соединены с первыми входами первого и второго счетчиков соответственно, а также блок управлени режимом, выход которого подключен к первым входам блоков запрета, к входу установки второго счетчика и входу управлени записью кода преобразуемого числа в первый счетчик, о т л и ч а ющ и и с тем, что, с целью расширени функциональных возможностей устройства, в него дополнительно введены делитель с переменным коэффициентом делени , датчик коэффициента делени и переключатели, причем счетный вход усилител с переменным коэффициентом делени подключен через переключатель к выходу одного из разр дов первого и второго счетчиков, выход делител с переменным коэффициентом делени подключен через ДРУГОЙ переключатель к второму входу второго и первого блока запрета, входы управлени делител с переменным коэффициентом делени соединены с выходами датчика коэффициента делени , а вход установки делител с переменным коэффициентом делени и вход управлени записью кода датчика коэффициента делени подключены к второму выходу блока управлени режимом ,Источники информации, прин тые во внимание при экспертизеThe 20 output of which is connected to the first inputs of the prohibition blocks, to the input of the installation of the second counter and to the recording control input the code of the number being converted to the first counter is entered ne25. switches, a divider with a variable division factor and a divider coefficient sensor, the counter input of the divider with variable division factor is connected via a switch; the switch to the output of one of the first and second counters, the output of the divider with a variable division factor through another switch connected to the second the input of the second and the first block of the prohibition, the inputs of the divider control with a variable division factor are connected to the outputs of the sensor of the division coefficient, and the input of the divider with variable coke the division factor and the input of the control of the code of the sensor of the coefficient of division are connected to the second output of the mode control block. . Figure 1 shows the block diagram of the code converter; figure 2 pulse diagrams of his work. The code converter contains a mode control block 1 (Fig. 1), blocks 2 and 3. Prohibited, counters 4 and 5 sensor 6 of the division factor, divider 7 with variable division ratio (DCPD), switches 8-10. The code converter works as follows. When entering from control unit 1; laziness of the impulse-record, the passage of counting pulses through blocks 2 and 3 of the prohibition on the inputs of counters 4 and 5 is prohibited, while simultaneously setting the counter 5 to zero, DPKD 7, writing the converted number in the parallel code to the counter 4 and the recording of the division factor in the parallel code into the sensor b (Fig. 2a - ...). At the end of the recording pulse, the counters 4 and 5, the DPCD 7 are switched to the counting mode, the prohibition from blocks 2 and 3 is removed and the counters 4 and 5 start counting input pulses simultaneously during the counting interval. a (fig.2b and). At the same time, at the input of the PDKD 7, I receive pulses from one of the triggers of the counter 4 (or 5), for example, from the output of the first counting trigger of the counter 4 (Fig. 2e), and the pulses from the output of the PDKD to the prohibition input of one of the prohibition blocks 3 (or 2) (in block 2 in block 3), prohibiting part of the pulses at the input of counter 5 or 4 (in counter 2 in counter 5). The end of the counting interval corresponding to the completion of the conversion cycle, occurs at the moment when the overvoltage voltage jumps from the counter 4 at the moment of its overflow to the input of the control unit 1 (Fig. 2 K). From this point on, until the next trigger pulse is supplied from the control unit, information is retrieved from counter 5 in the parallel code. . When the next trigger pulse arrives, the described conversion cycle repeats. (Figure 2 jl, C conventionally shows the removal of the code from the first two bits of counter 5). The value of the conversion coefficient (recalculation) is determined by the bases of the number systems in counters 4 and 5, their division coefficients at the connection point of the DPDK 7 input, the division ratio of the PDKD, which can be operatively changed (in particular, during the interval of the count) coming from the sensor b. When changing the code during counting, depending on the algorithm of the sensor and the point of connection of its input, it is possible to provide various, including nonlinear, law for changing the conversion factor of the converter required in a number of applications to obtain certain conversion characteristics (for example, compensation of systematic errors ). Connecting the DCDD counting input to different counters of counters 4 or 5 with a corresponding switching of its output to the inputs of blocks 3 or 2 of the prohibition allows for a very wide range of conversion coefficient and high accuracy of setting its values while reducing the number of DPCD bits by using counter bits 4 or 5, to which its input is connected. Formula of the Invention A code converter comprising two prohibition blocks, whose outputs are connected to the first inputs of the first and second counters, respectively, as well as a mode control unit, the output of which is connected to the first inputs of the prohibition blocks, to the installation input of the second counter and the record control input of the code to be converted. in the first counter, about tl and ch yushch and also with the fact that, for the purpose of expansion of functionality of the device, the divider with a variable division factor, the sensor of coefficient dividers and switches, the counter input of the amplifier with a variable division factor is connected through a switch to the output of one of the bits of the first and second counters, the output of the divider with a variable division factor is connected through an OTHER switch to the second input of the second and first prohibition unit, the inputs of the divider control with variable the division factor is connected to the outputs of the sensor of the division coefficient, and the input of the divider installation with a variable division factor and the input of the control code write sensor The division devices are connected to the second output of the mode control block. Sources of information taken into account during the examination
1.Сухомлинов М.М. и Выхованец В.В. Преобразователи кодов чисел. Киев, Техника, 1965, о. 66-68.1.Sukhomlinov M.M. and Vykhovanets V.V. Converters codes numbers. Kiev, Technique, 1965, about. 66-68.
2.Приборы и техника эксперимента , 1978, 5, с. 100-101.:2. Instruments and Experimental Technique, 1978, 5, p. 100-101 .:
(ilntitiii ) 8xef(ilntitiii) 8xef
ffCnitofiffCnitofi
вхаОсч. .in .
{ . {.
) аклдпк .) accpd.
) Лм-ЯЩ,.) Lm-YASCH ,.
). .S .). .S.
/i Ш. IpfOp. счеглч S/ i Sh. IpfOp. Schechlch S
л 8uKo92pp)pl 8uKo92pp) p
faamu К faamu k
счепч5chop5
jk) 8Hi(.uriapia. .w.«jk) 8Hi (.uriapia. .w. "
9em..O, 9em..O,
интервал счета tutuebKeie6 VtutuebKeie6 v counting interval
riri
OfteMpeatmnannaOfteMpeatmnanna
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813342313A SU999134A1 (en) | 1981-07-03 | 1981-07-03 | Code converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813342313A SU999134A1 (en) | 1981-07-03 | 1981-07-03 | Code converter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU999134A1 true SU999134A1 (en) | 1983-02-23 |
Family
ID=20978355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813342313A SU999134A1 (en) | 1981-07-03 | 1981-07-03 | Code converter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU999134A1 (en) |
-
1981
- 1981-07-03 SU SU813342313A patent/SU999134A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU999134A1 (en) | Code converter | |
US4270119A (en) | Dual slope system A-D converter | |
US4010422A (en) | Transmitter for forming non-linear pulse code modulated samples of analog signals by timing the integral of signal samples | |
SU763916A1 (en) | Device for raising to power | |
SU1547058A1 (en) | Device for measuring diffenrential nonlinearity of d-a converters | |
SU813382A1 (en) | Voltage calibrator | |
SU1088008A1 (en) | Digital function generator | |
SU578646A1 (en) | Interface for digital and analogue computers | |
SU652555A1 (en) | Arrangement for information output from electronic computer | |
SU356649A1 (en) | Method of processing hydrocarbons or hydrocarbon fractions | |
SU1224725A1 (en) | Meter of linear displacement speed | |
SU811286A1 (en) | Analogue-digital integrator | |
SU879758A1 (en) | Discrete-analogue delay device | |
RU2052891C1 (en) | Sawtooth voltage generator | |
SU926679A1 (en) | Function generator | |
SU613335A1 (en) | Squarer | |
JPS6189562A (en) | Level indicator | |
SU1064219A1 (en) | Digital voltmeter | |
SU1107138A1 (en) | Function generator | |
SU1406493A1 (en) | Digital oscillograph | |
SU1247770A1 (en) | Digital measuring device for frequency transducers | |
SU1621139A1 (en) | Tracking a-d converter of low-level signals | |
SU900293A1 (en) | Multiplying device | |
SU1464287A1 (en) | Device for measuring the setting time of output current of a-d converters | |
SU1686433A1 (en) | Multichannel device for computing modular correlation functions |