SU999057A1

SU999057A1 - Parallel binary code parity checking device

Info

Publication number: SU999057A1
Application number: SU813310281A
Authority: SU
Inventors: Вячеслав Сергеевич Харченко; Владимир Алексеевич Мельников; Григорий Николаевич Тимонькин; Сергей Николаевич Ткаченко; Юрий Андреевич Матвиенко
Original assignee: Харьковское Высшее Военное Командное Училище Им.Маршала Советского Союза Крылова Н.И.
Priority date: 1981-07-02
Filing date: 1981-07-02
Publication date: 1983-02-23

Description

() УСТРОЙСТВО дл КОНТРОЛЯ ПАРАЛЛЕЛЬНОГО ДВОИЧНОГО КОДА НА ЧЕТНОСТЬ() DEVICE FOR CONTROL OF PARALLEL BINARY CODE FOR PARTIALITY

1one

Изобретение относитс к вычислительной технике и может быть исполь зовано дл проверки на четность информации , примен емой в параллельном коде. -.The invention relates to computing and can be used to check the parity of information used in parallel code. -.

Известно устройство дл контр л }ia чётность цифровой информации,A device for control is known} ia the parity of digital information,

содержащее регистр, логические схемьГ И и ИЛИ С1 D.containing the register, logic circuitry AND AND OR C1 D.

Известно также асинхронное устройство дл определени четности информации , содер сащее регистр, элемент ИЛИ, триггер, два элемента И, второй и третий элементы ИЛИ, элементы И, .второй триггер, элемент задержки С2 «It is also known an asynchronous device for determining the parity of information containing a register, an OR element, a trigger, two AND elements, a second and third OR elements, AND elements, a second trigger, a C2 delay element.

Недостатком этих утсройств вл етс их сложность.The disadvantage of these devices is their complexity.

Известно также устройство дл : : контрол параллельного двоичного кода на четность, содержащее два элемента И, регистр, счетный триг-.It is also known a device for:: controlling a parallel binary parity code containing two elements AND, a register, a counting trig.

гер ГЗЗНедостатком устройства вл етс низкое быстродействие,, обусловленное учетом положени единицы старшего разр да кода.The SPDGerger is a disadvantage of a device that is slow, due to the position of the highest bit of the code.

Наиболее близким по технической сущности и достигаетму результату к предлагаемому устройству вл етс устройство содержащее регистр, два элемента ИЛИ, группу элементов И, fn элементов И (где m - разр дность провер емого кода) , элемент И, счетный триггер, причем выход первого The closest in technical essence and results to the proposed device is a device containing a register, two elements OR, a group of elements AND, fn elements AND (where m is the size of the code being checked), the element AND, the counting trigger

10 элемента ИЛИ соединен с первым входом элемента И, второй вход которого вл етс входом тактовых импульсов, а выход соединен с первыми входами первой группы элементов И выходы 10 of the OR element is connected to the first input of the AND element, the second input of which is the input of clock pulses, and the output is connected to the first inputs of the first group of elements AND outputs

15 которых соединены со входами второго элемента ИЛИ, выход которого соединен со счетным входом Т-триггеpatif .15 of which are connected to the inputs of the second element OR, the output of which is connected to the counting input of the T-trigger patif.

Claims

1.Avtorskoe T, cl. G 06 R 11/10, 1972.

2.Avtorskoe certificate of the USSR Vf 552609, cl. (5 06 F 11/08, 1975. USSR certificate

3. Avtiyrskoe 06 F 11/10, 1975. K 530332, cl. G svi / {Soviet Union

4./Avtorskoe On F 11/10, No. 128385, cl. G (prototype).

t: 7G tf

FIG. 2