SU997090A1 - Устройство дл отображени информации - Google Patents

Description

Изобретение относитс  к вычислительной технике и может быть использ вано в устройствах дл  отображени  информации. Известны устройства дл  отображени  информации, содержащие диоды, ре зистоцш и МОП-транзисторы, подключен ные к общему источнику питани С17. Трудности построени  больших экра . нов с матричной структурой управлени состо т в том, что отсутствие свойст послесвечени  у светодиодов должно возмещатьс  соответствующей длительностью их возбуждени , а также необходимой мощностью источника. Наиболее близким по своей с таностн к изобретению  вл етс  устройство дл  отображени  информации,,содержащее последовательно соединенные блоки оперативной и посто нной пам ти, блок регистров и индикатор, к другому входу которого через блок ключей подключен выход блока дешифраторов, а к входу блока посто нной пам ти по цключен выход очетчика 2 . Недостатком известного устройства Я79л етс  необходимость установки 1МОЩНЫХ источников посто нного тока ,дл  возбуждени  светодиодов экрана. ,что увеличивает потребл емую мощ кость. Кроме того, структурна  схема управлени  требует установки отдельных запоминающих устройств дл  каждой светодиодной матрицы, что ограничивает размеры экрана. Цель изобретени  - уменьшение потребл емой мощности. Поставленна  цель достигаетс  тем, что в устройство дл  отображени  информации на матричнсм экране, содержащее последовательно соединенные блок оперативной пам ти и блок посто нной пам ти ,«лок регистров и матричный индикатор, другие входы которого соединены с блоком ключей, подключенным к первому выходу блока дешифраторов , вторые входы блока пос-то нной пам ти подключены к выходу первого счетчика, введены второй и третий счетчики, дешифратор, триггер и генератор .мпульсов, первый выход которого подключен .к другому входу блока.ключей, второй выход - к другому входу блока регистров и одному из входов триггера, первый выход которого подключен к первому входу блока дешифраторов и первому входу второго счетчика, выход которого подключен к первому входу блока оперативной пам  ти и первому входу дешифратора, второй вход которого подключен к втором выходу триггера, одни из выходов дешифратора соединены с другими входами блока регистров, другой выход с другим входом триггера, вторым вхо дом счетчика-и счетным входом первого счетчика, выход которого подключен к второму входу блока посто нной пам ти и второму входу блока дешифраторов , второй выход которого соединен с входом первого и счетньлм выходом- третьего счетчика, третий выход - с входом третьего счетчика, выход которого подключен к третьему входу блока дешифраторов и второму входу блока оперативной пам ти, третий вход которого и третий вход второго счётчика  вл ютс  информацио ными входами устройства. На фиг. 1 представлена блок-схема устройства; на фиг. 2 .- схема генератора импульсов; иа фиг. 3. - схема коммутации светоизлучающих диодов; на фиг. 4 - схема соединений блока дешифраторов; на фиг. 5 - временные диаграммы напр жений, функционируемых в устройстве. . На фиг. 1 обозначено: вход 1 устройства , блок 2 оперативной пам ти блок 3 посто нной пам ти, блок 4 регистров , матричный индикатор 5, блок 6 ключей, блок 7 дешифраторов, первы счетчик 8, третий счетчик 9, второй счетчикЮ, дешифратор ll, триггер 1 генератор импульсов 13. На фиг. 2 обозначено: блок 14 тра форматоров, выпр митель 15 Нафиг.З обозначено: составленные транзисторы 16 и 17, резисторы 18 и 19, ключева схема 20 {половина микросхемы lKT46 светоизлучающие диоды 21, резисторы 22, ключева  схема 23 (половина мик росхемы 1КТ462). На фиг. 4 обозначено: дешифратор управлени  24, дешифраторы 25,26 и первый счетчик 8, третий счетчик 9, Работа устройства происходит следующим образом. Из внешнего источника информаци  (не показан), представленна  в виде кодов символов, через входы 1 нагру жаетс  в блок 2 оперативной пам ти. Это может производитьс  в любое врем , когда блок 2 свободен, т.е. во врем  засветки светоизлучающих диодов. Информаци  располагаетс  в  чейках блока 2 оперативной пгцл ти в том же пор дке, что и светодиодны матрицы, в инди.каторе 5, т.е. адреса  чеек (их пор дковые номера) бло ка 2 пам ти совпадают с адресами матриц (знакомест) индикатора экрана . Так как информаци  на экране Bbt свечиваетс  в виде свет щихс  точек образующих пунктирные линии, в ссх;таве устройства содержитс  блок 3 посто нной Пам ти, предназначенный л  -преобразовани  кода символа в озиционные коды. Каждый код символа вл етс  адресом группы  чеек блока , в которых содержатс  коды дл  вывечивани  данного символа. В предлоенном устройстве при использовании атричных индикаторов с матрицей 5i(7 ажда  группа  чеек блока 3 содержит  ть семиразр дных позиционных кодов, а при испо; ьзовании индикаторов с матрицей 8x8 кажда  группа содержит восемь восьмиразр дных кодов. На фиг. 3 в качестве примера подключени  индик-аторов к коммутирующим ключевым элементам показаны индикаторы с матрицей . Импульсы синхронизации FQ 2400 Гц с генератора 13 поступают на входы установки в нуль блока 4 регистров и первый вход триггера 12. В результате этого входы дешифратора 11 подключаютс  к выхоДс1М счетчика 10, входы блока 7 дешифраторов отключаютс  от выходов счетчиков В и 9, а на счетный вход счетчика 10 начинают поступать тактовые импульсы с частотой (1-1,5) МГц. Синхронно с импульсами тактовой частоты с выходов блока 2 на входы блока 3 начинают поступать коды подлежащих отображению на экране символов. При неизменном, состо нии CVэтчика 8с выходов блока 3 на информационные входы блока 4 поступают с частотой | позиционные коды первого столбца (вертикальна  строка) каждого символа которые последовательно распредел ютс  по регистрс1М, в соответствии с сигналами управлени , поступающими на их входы с выходов дешифратора 11. После заполнени  всех регистров блока 4 счетчик 10 и триггер 12 устанавливаютс  в нулевое состо ние, а счетчик 8 устанавливаетс  в состо ние 001 сигнёшом, поступающим с последнего выхода дешифратора 11. В результате входы дешифратора 11 отключаютс  от выходов счетчика 10,. а входы блока дешифраторов 7 подключаютс  к выходам счетчиков 8 и 9. В это врем  на коллекторах составленных транзисторов 16 и 17 ключа данного столбца в соответствии с диаграммой (фиг.5)находитс  положительна  полуволна переменного напр жени ,близкого К максимуму, а на входе микросхемы 20 по вЗшетс  низкий потенциал, поступающий с выхода блока дешифратора 7, В результате на вертикальной шине данного столбца по вл етс  импульс положительного напр жени , возбуждающий светоизлучающие диоды 21, которые через выходы микросхемы 23 замакаютс  на корпус сигналами , поступающими с регистров блока 4. С приходом следующего импульса синхронизации fg 2400Гц регистры блока 4 устанавливаютс  в О, в результате чего засветка данного столбца .

матричных индикаторов прерываетс  Триггер 12 вновь устанавливаетс  в состо ние , в результате чего входы дешифратора 11 подключаютс  к входё1М счетчика 10, входы блока дешифраторов 7 отключаютс , цикл повтор етс , но при этом эасведнваетс  следующий стблбец всех матричных индикаторов в соответствии с изменившимс  кодом счетчика 8. Пос..е последовательной засветки всех п ти столбцов матричного индикатора счетчик 8 устанавливаетс  сигналом шестого выхода дешифратора 7 на О и одновременно устанавливае счетчик 9 в .новое состо ние,, в резул тате этого гщреса  чеек блока 2 измен ютс  и в течение последующих п ти циклов последовательно засвечиваютс  столбцы матричных индикаторов следующей колонки и т.п. Число всех колонок, соответствующее числу матричных индикаторов {в горизонтальном р ду), равно б. Переход к слдующей колонке осуществл етс  сигналами приход щими с б-го,14-го,22-го, 30-Vo, и 38-го выходов блока 7 дешифраторов на счетный вход счетчика 9. Завершение полного цикла засветки всех тридцати столбцов шести коло нок осуществл етс  обнулением счетчика 9 сигналом, приход щим с 46-го шлхода. блока 7 дешифраторов.

В предлагаемом устройстве осущесвлено возбуждение светоизлучающих диодов экрана с матричной структ5фс й управлени  от сети переменного тока.

Техйико-экономическа  эффективность предлагаемого технического решени  состоит в теш, что оно исключает необходимость установки мощных источников посто нного тока дл  питани  экрана и исключает потери мощности от преобразовани  перемрнного тока в посто ннклй. Кроме того, предлагаема  структура схемы управлени  с синхронизацией от источника питани  переменного тока позвол ет наращивать размеры площади экрана, а возможна  параллельна  работа нескольких схем управлени  составными блоками экрана позЛол - ет построениебольшого экрана.

Claims (2)

1.За вка Японии № 53-25621,

5 кл. 97 (7) В 4, опублик, 1978.

2.Иедъ ри Бела.Элементы оптозлектрон кн и фотоэлектрической автоматики . Советское радио , .1979, с. 145 (прототип).

IIII

IIIf

IIII

II

Ii

Ii

0

i

«M

И

of

о г

юЗ

-об

05 -О

ч

55

Фиг. 2.

Г

г

гб

И

/

i/e. ff

Н f€.7 1 ПJOП П П I 11 I ГП I II

-ЛГ 3

ни

и

JL П П П I ГП I I ГП р