SU995096A1 - Устройство дл быстрого преобразовани Фурье - Google Patents

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в устройствах вычислени  спектра по алгоритму быстрого преобразовани  Фурье (БПФ), нап ример, в специализированныхари етических устройствах спектрального анализа дл  операций с комплексными числами..

Известно устройство дл  выполненни  быстрого преобразовани  Фурье, в котором все вычислительные операции нал действительными числами выполн ютс  параллельно,чем обеспечиваетс  достаточно высокое быстродействие

СП.

Недостатки этого устройства большое i количество оборудовани  и неоптимальное его использование при выполнении базовой операции БПФ.

Наиболее близким техническим решением к предлагаемому  вл етс  устройство дл  быстрого преобразовани  Фурье, содержащее дев ть регистров, умножитель, сумматор, два коммутатора и блок микропрогра№ много управлени  2 . .

Однако в данном, устройстве одна базова  операци  БПФ выполн етс  за шесть тактов умножени , что приводит

к недостаточно высокому быстродейстВИЮ ..

Цель изобретени  - повьайение быстродействи  устройства.

Claims (2)

1. Поставленна  цель достигаетс  тем, что в устройстве дл  быстрого преобразовани  Фурье, содержащем шесть входных регистров, умножитель, ,регис тр произведений,два регистра сумм, два Коммутатора и блок микроnporpetMMHoro управлени , причем выходы первого и второго входных регистров через первый коммутатор подключены к входам умножител , выход которого подключен к входу регистра произведений, выходытретьего и четвертого входных регистров и выход регистра произведений через второй коммутатор подключены к входам сумматора, выход которого  вл етс  выхо,зм устройства и подключен к входам регистров сумм, выходы блока микропрограммного управлени  подключены к управл ющим входам коммутаторов, выходы п того и шестого входных регистров подключены к дополнительным информационным входам первого кетимутатора, а выходы регистров сумм - к дополнительным информационньш входам второ- . го коммутатора. На чертеже представлена функциональна  схема устройства дл  быстро го преобразовани  Фурье. Устройство содержит входные регистры 1 - б, коммутатор 7, умножитель 8, регистр 9 произведений, ком мутатор 10, сумматор 11, регистры 12 и 13 сумм и блок 14 микропрограм много управлени . Блок 14 может состо ть из генера тора тактовых импульсов, счетчика тактовых импульсов и блока пам ти микрокоманд, адресный вход которого подключен к выходу счетчика, а выхо  вл етс  выходом блока микропрограм много управлени . Устройство выполн ет за каждую базовую операцию следующие операции г ReA.,ReA.+ ReB.ReC,.., n,i--, ,,ReC. «еВ.,2(еЛ..-КеЛ, ..1. где А - первое комплексное число . В,- - второе комплексное число С{ - комплексна  весова  функци  На выходные регистры 1-4 записыва ютс  исходные числовые данные ReA, ,-i, ReB|.-|n3m В, , Re С/ и On, С . KoMMiTarop 7 сомнохсителей направ л ет на умножитель 8 входные данные дл55 получени  промежуточных произвед ний .(соогветственно по четырем тактам текусдей базовой операции, которые последовательно записывают в регистр & произведений в конце первого тактапроизведение ReB «ReC, в конце второго - От В JmCi-,B конце третье го - КеВ конце четвертог . i - ReC,. В первой половине второ го такта на сумматор 11 через коммутатор 10 поступают ReA из входного регист а 1 и первое произведение. Эта частна  сумма записываетс  в кон де первой половины второго такта в регистр 12. В течение первой половин третьего такта коммутатор 10 подает на сумматор 11 новое произведение из регистра 9 и частную сумму из ре™ гистра 12 в результате сложени  этих слагаемых, в сумматоре 11 а конце первой половины третьего такта на выход 15 выдаетс  и одновременно записываетс  3 регистр 13 первый результат ReAi . В течение половины третьего такта коммутатор 10 подает слагаемые из регистра 13 и входного регистра 1 дл  получени  на сумматоре 11 BTOpouQ числа ReB5+. На прот жении первой половины чет вертого такта на сумматор 11 через коммутатор 10 подаетс  третьеготроизйедение из регистра 9 и число из . входного регистра 2, частна .сумма записываетс  в регистр 12. В течение первой половины первого такта следующей базовой операции на выходе сумматора 11 после поступлени  на него через коммутатор 10 четвертого произведени  из регистра 9 образуетс  следующее число ОщА ,которое записываетс  в регистр 13 и выдаетс  на выход 15. Во второй половине первого такта следующей базовой операции получаетс  последнее четвертое число путем сложени  числа из входного регистра 2 и регистра 13, поступающих на сумматор 11 через коммутатор 10. Таким образом, в течение всех четырех тактов текущей базовой операции вычисл ютс  четыре сомножител , а частичные суммы и конечные результаты на выходе сумматора образуютс  IB течение первой половины второго и Четвертого тактов, а также в полутактах третьего такта текущей и первого такта последующей базовой операций. Таким образом, в предлагаемом устройстве цикл работы состоит из четырех тактов или восьми полутактов. Причем , в шести полутактах сумматор и блок умножени  работают одновременно. Использование предлагаемого устройства позвол ет получить выигрыш по быстродействию в сравнении с прототипом на 33%. Формула изобретени  Устройство дл  быстрого преобразовани  Фурье, содержащее шесть входных регистров, умножитель, сумматор, регистр произведений, два регистра сумм, два коммутатора и блок микропрограммного управлени , причем выходы первого и второго входных регистров через первый коммутатор подключены к входам умножител , выход которого подключен к входу регистра произведений , выходы третьего и четвёртого входных регистров и выход регистра произведений через второй коммутатор подключены к входам сумматоpa .f выход которого  вл етс  выходом «устройства и подключен к входам ре-. гистров сумм, выходы блока микропрограммного управлени  подключены к управл ющим входам коммутаторов, отличающеес  тем, что, с целью повышени  быстродействи , выходы п того и шестогр входных регистров подключены к дополнительным информационным входам первого коммутатора , а выходы регистров сумм - к дополнительным информационным входг1м второго коммутатора. Источники информации, прин тые во внимание при экспертизе 1.Патент США 3800130, кл, 235-156, опублик, 1974,
2. 2.Авторское свидетельство СССР 736113, кл. G 06 F.15/332, 1977 (прототип),

   -i

   S

   uT

   1

   f2

   ff

   fff

   fj

   ff