SU987622A1 - Умножитель частоты - Google Patents
Умножитель частоты Download PDFInfo
- Publication number
- SU987622A1 SU987622A1 SU813308430A SU3308430A SU987622A1 SU 987622 A1 SU987622 A1 SU 987622A1 SU 813308430 A SU813308430 A SU 813308430A SU 3308430 A SU3308430 A SU 3308430A SU 987622 A1 SU987622 A1 SU 987622A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- frequency
- comparator
- trigger
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Изобретение относитс к автоматике и вычислительной технике и может найти применение дл умножени частоты следовани импульсов на полтора при сохранении скважности импульсов, равной двум.
Известен умножитель частоты, содержащий преобразователь частотанапр жение , управл емый одновибратор, делитель частоты на два, элементы И и ИЛИ 1.
Недостатком умножител , работающего в широком диапазоне изменени умножаемой частоты, вл етс неравномерность следовани выходных импульсов .
Известен также умножитель частоты, содержащий два одновибратора, триггер и элемент равнозначности 2. .
Недостатки данного умножител возможность работы только при фиксированном значении умножаемой частоты и пониженна точность умножени .
Наиболее близким к предлагаемому вл етс умножитель частоты, содержащий триггер, счетный вход которого соединен с входом умножител частоты, пр мой выход - с первым входом первого элемента И-НЕ, а инверсный вы-. ход - с первым входом второго элемента И-НЕ, подключенного выходом к первому входу третьего элемента И-НЕ, соединенного вторым входом с выходом первого элемента И-НЕ, а выходом с выходом умножител частоты, причем первый и второй элементы И-НЕ подключены вторыми входами соответственно к пр мому и инверсному выходам первого одновибратора, а третьими входа10 ми - к выходу второго триггера, соединенного счетным входом с входом первого одновибратора и с выходом второго одновибратора, подключенного входом к входу умножител частоты 13.
15
Недостаток известного умножител заключаетс в возможности работы только при фиксированном значении умножаемой частоты.
Цель изобретени - расширение
20 диапазона изменени умножаемой частоты .
Claims (3)
- Дл достижени поставленной цели в умножитель частоты, содержащий триггер, счетный вход которого соеди25 нен с входом умножител .частоты, пр мой выход - с первым входом первого элемента И-НЕ, а инверсный вы ход - с первым входом второго элемента И-НЕ, подключенного выходом к пер30 врму входу третьего элемента И-НЕ, ссединенного вторым входом с выходо первого элемента И-НЕ, а выходом выходом умножител частоты, дополни тельно введены интегратор, источник опорного напр жени , компаратор и .четвертый элемент И-НЕ, подключенны выходом к второму входу первого эле мента И-НЕ, первым входом - к пр мо выходу триггера, а вторым входом к второму входу второго элемента И-НЕ и к выходу компаратора, соединенного первым входом с выходом источника опорного напр жени , а вторым входом - с управл ющим входом источн-ика опорного напр жени и с вы ходом интегратора, подключенного входом к входу умножител частоты. На чертеже изображена блок-схема умножител частоты. Умножитель-содержит триггер 1, соединенный пр мым выходом с первым входом первого элемента-И-НЕ 2, а н . версным выходом - с первым входом второго элемента И-НЕ 3. Выход элемента И-НЕ 3 подключен к первому вхо ду третьего элемента И-НЕ 4, соединенного вторым входом с выходом элемента И-НЕ 2, а выходом - с выходом умножител частоты. Четвертый элемент И-НЕ 5 подключен выходом к второму входу элемента И-НЕ 2, пер вым входом - к пр мому выходу тригге ра 1, а вторым входом - к второму входу элемента И-НЕ 3 и к выходу ком паратора 6. Компаратор 6 соединен первым входом с выходом источника 7 опорного напр жени , а вторым входом -С управл ющим входом источника 7 и с выходом интегратора 8. Интегратор 8 подключен входом к входу 0умножител частоты и к счетному входу триггера 1. Умножитель частоты работает следующим образом. Пр моугольна последовательность импульсов умножаемой частоты: со скважностью, равной двум, поступает с входа 9 на счетный вход триггера 1и вход интегратора 8. Треугольное напр жение с выхода интегратора 8 по даетс на второй вход компаратора 6 на первый вход которого поступает с источника 7 напр жение, равное и ион 2/3 и„, где U - амплитудное значение напр жени на выходе интегратора 8. Величина выходного напр же ни источника 7 регулируетс за счет подключени его управл ющего входа к выходу интегратора 8. В результате сравнени напр жений на выходе компа ратора 6 формируютс импульсы, длительность которых равна 2/6 Tg, где период следовани импульсов умножаемой частоты. Передни-е фронты этих импульсов опережают задние фронты импульсов умножаемой час ,тоты на 1/6 Tgx- Импульсы с выход. компаратора 6 поступают на второй вход элемента И-НЕ 3 непосредственно , а на второй вход элемента И-НЕ 2 через элемент И-НЕ 5, т.е. с инверсией (вместо элемента И-НЕ 5 .может быть использован элемент НЕ, включаемый между выходом компаратора 6 и вторым входом элемента И-НЕ 2), Элементы И-НЕ 2-4 образуют элемент равнозначности, на входы которого поступают импульсы с пр мого и инверсного выходов триггера 1, а также пр мые и инверсированные импульсы с выхода компаратора 6-. Поскольку триггер 1 переключаетс непосре-дст- . венно импульсами умножаемой частоты, то на выходе элемента равнозначности, т.е. аа вЬаходе элемента И-НЕ 4, будет сформирована выходна импульсна последовательность со скважностью, равной двум, и частотой следовани , в полтора раза.большей, чем частота следовани импульсов на входе 9 умножите1 . Таким образом, предлагаемый умножитель по сравнению с прототипом позвол ет выполн ть умножение в .широком диапазоне изменени умножаемой частоты. Формула изобретени Умножитель частоты, содержащий триггер, счетный вход которого соединен с входом умножител частоты, пр мой выход - с первым входом первого элемента И-НЕ, а инверсный выход - с первым входом второго элемента И-НЕ, подключенного выходом к первому входу третьего элемента И-НЕ, соединенного вторым входом с выходом первого элемента И-НЕ, а выходом - с выходом умножител частоты, отличающийс тем, что, с целью расширени диапазона изменени умножаемой .частоты, в него дополнительно, введены .интегратор, источник опорного напр жени , компаратор и четвертый элемент И-НЕ, подключенный выходом к второму входу первого элемента И-НЕ, первым входом - к пр мому выходу триггера, а в торым входом - к второму входу второго элемента И-НЕ и к выходу компаратора, соединенного первым входом с выходом источника опорного напр жени , а вторым входом с управл ющим входом источника опорного напр жени и с выходом интегратора , подключенного входом к входу умножител частоты. Источники информации, прин тые во внимание при экспертизе , 1.Авторское свидетельство СССР № 524310, кл. Н 03 К 3/72, 1975.
- 2.Авторское свидетельство СССР № 621075, кл. Н 03 К 3/72, 1977.
- 3.Авторское свидетельство СССР № 834849, кл. Н 03 К 3/72, 1979 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813308430A SU987622A1 (ru) | 1981-07-02 | 1981-07-02 | Умножитель частоты |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813308430A SU987622A1 (ru) | 1981-07-02 | 1981-07-02 | Умножитель частоты |
Publications (1)
Publication Number | Publication Date |
---|---|
SU987622A1 true SU987622A1 (ru) | 1983-01-07 |
Family
ID=20965790
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813308430A SU987622A1 (ru) | 1981-07-02 | 1981-07-02 | Умножитель частоты |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU987622A1 (ru) |
-
1981
- 1981-07-02 SU SU813308430A patent/SU987622A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU987622A1 (ru) | Умножитель частоты | |
SU1429135A1 (ru) | Устройство дл формировани синусоидальных сигналов | |
SU628502A1 (ru) | Цифровой линейный экстрапол тор | |
SU661746A1 (ru) | Формирователь импульсов | |
SU524190A1 (ru) | Делительное устройство | |
SU413614A1 (ru) | ||
SU809223A1 (ru) | Устройство дл делени аналоговыхСигНАлОВ | |
SU511600A1 (ru) | Логарифмический функциональный преоразователь | |
SU1105905A1 (ru) | Устройство дл синусно-косинусного преобразовани | |
SU557379A1 (ru) | Четырехквадратное множительное устройство | |
SU524310A1 (ru) | Устройство дискретного умножени частоты | |
SU1107261A1 (ru) | Умножитель частоты | |
SU1005287A1 (ru) | Устройство дл задержки импульсных сигналов | |
SU993289A1 (ru) | Широтно-импульсный функциональный преобразователь | |
SU1151995A2 (ru) | Перемножающее устройство | |
SU744569A1 (ru) | Умножитель частоты | |
SU575768A2 (ru) | Устройство дл формировани импульсов | |
SU811158A1 (ru) | Цифровой фазометр мгновенныхзНАчЕНий | |
SU790243A1 (ru) | Гиперболический врем -импульсный преобразователь | |
SU492886A1 (ru) | Широтно-импульсное множительное устройство | |
SU552670A1 (ru) | Устройство дл формировани измерительного интервала | |
SU773917A1 (ru) | Генератор ступенчатого сигнала | |
SU467453A1 (ru) | Генератор тактовых импульсов | |
RU1812619C (ru) | Устройство дл формировани треугольного сигнала | |
SU1037284A1 (ru) | Устройство дл определени функций синуса и косинуса |