SU987621A1 - Устройство дл делени - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ Изобретение относитс  к вычислительной технике и предназначено -дл  построени  специализированных и универсальных быстродействуницих устройств , обрабатывающих большие масси вы данных. Известно цифровое устройство дл  ускоренного делени , содержащее матричную схему умножени , накопительный сумматор, схему расширени , пре образователь дополнительногокода, схему сравнени , распределитель такгтовых импульсов и вентили tl3. Недостаток известного устройства - низкое быстродействие, поскольку цикл вычислени  определ етс  длиной разр дной сетки делимого и делител  и состоит из шагов, где mразр дность обрабатываемых чисел. Наиболее близким к предлагаемому по тexничec Joй сущности  вл етс  уст ройство дл  делени , содержащее вход ной регистр делител , входной регистр делимого, два выходных регистра , блок управлени ,, блок дл  формировани  и суммировани  частичных про изведений с входами дл  сомножителей и с дополнительными входами дп  корректирующего слагаемого, блок дл  хранени  таблицы начального приближе ни  к обратной величине ; елител  и клапаны на входах блока дл  формировани  и суммировани  частичных произведений 21. Недостаток устройства заключаетс  в низком быстродействии, поскольку деление выполн етс  итерационным методом при помощи умножений, причем в каждой итерации выполн етс  по два умножени . Цель изобретени  - повышение быстродействи . Указанна  цель достигаетс  тем, что в устройство дл  делени , содержащее первый и второй входные регистры , первый блок посто нной пам ти, перемножитель, выходной регистр, блок управлени , причем выход йторого входного регистра соединен с входом первого блока посто нной пам ти, выход перемножител  соединен с информационным входом выходного регистра, выход которого  вл етс  выходом устройства , дополнительно введены два сумматора , два блока стековой пам ти, четыре промежуточных регистра, шифратор , квадратор, сдвигатель, второй блок посто нной пам ти, причем выход первого входного регистра соединен с информационным входс м первого блока стековой пам ти, выход которого соединен с первым входом перемно жител , выход BTdporo входного регистра соединен с информационным входом второго блока стековой пам ти и с первым входом первого сумматора второй вход которого соединен с выхо дом первого блока посто нной пам ти выход первого сумматора соединен, с информационным входом первого промежуточного регистра, выход которого соединен с входом квадратора, выход которого соединен с информационным входом второго промежуточного регист ра , выход которого соединен с информационным входом сдвйгател , выход .которого соединен с информационным входом третьего промежуточного регистра , выход которого соединен с первым входом второго сумматора,вы ход которого соединен с информацион HEIM входом четвертого промежуточного регистра, ВЕЛХОД которого соединен с первым входомперемножител , второ вход которого соединен с выходом первого блока стековой пам ти, первый выход второго блока стековой пам ти соединен с входом шифратора, второй выход второго блока стековой пам ти соединен с входом второго бло ка посто нной пам ти, выход которого подключен к второму входу второго сумматора, выход шифратора соединен с управл ющим выходом сдвйгател , тактовые входы регистров и блоков стековой пам ти соединены с выходом блока управлени , первый и второй входы которого соединены с входами задани  числа тактов и пуска устройства соответственно. На фиг. 1 показана блок-схема устройства дл  делени ; на фиг. 2 блок-схема управлени . Устройство содержит входные регистры 1 и 2, блок 3 посто нной пам  ти , сумматор 4, блок 5 стековой пам ти, промежуточный регистр 6, блок 7 стековой пам ти, квадратор 8, промежуточный регистр 9, шифратор 10, сдвигатель 11, блок 12 посто нной пам ти, промежуточный регистр 13, сумматор 14, промежуточный регистр 15,перемножитель 16, выходной регистр 17, блок 18 управлени , вход 19 задани  числа тактов, вход 20 пуска, выход 21 блока управлени . Блок 5 содержит последователь но соединенные регистры 22. В блок 7 вход т последовательно соединенные регистры 23. Выход регистра 1 соединен с инфор мационным входом блока 5, а выход регистра 2-е информационным входом блока 7 и с входом блока 3 посто нной пам ти. Входы сумматора 4 подключены к выходам регистра 2 и блока 3. Информационные входы регистров . 6, 9, 13, 15 и 17 соединены с выходами соответственно сумматора 4, квадратора 8, сдвйгател  11, сумматора 14, перемножител  16, а выходы - соответственно с входами квадратора 8, сдвйгател  11, сумматора 14, перемножител  16,. Первый выход блока 7 соединен с входом шифратора 10, а второй - с входом блока 12 посто нной пам ти. Выход шифратора 10 соединен с управл ющим входом сдвйгател  11, а выход блока 12 - с входом сумматора 14. Выход блока 5 подключен к входу перемножител  16. Выход 21 блока 18 управлени  соединен.с тактовыми входами регистров 1, 2, б, 9, 13, 15 и 17 и блоков5 и 7. Блок 18 управлени  (фиг. 2) содержит счетчик 24 массива, дешифратор 25 нул , .триггер 26 пуска и останова, генератор 27 тактовых импульсов, элемент И 28, причем первый вход счетчика 24 массива соединен с входом 19, а выход счетчика 24 массива - с входом -дешифратора 25 нул , выход которого подключен к первому входу триггера 26 пуска и .останова. Второй вход триггера 26 соединен с входом 20, а выход - с первым входом элемента И 28, второй вход которого подключен к выходу генератора 27 тактовых импульсов , а выход - к второму входу счетчика 24 массивов и к выходу 21 блока 18 управлени . Блоки 3 и 12 посто нной пам ти служат дл  хранени  констант, которые используютс  в процессе вычислени  частного от делени . Емкость блоков посто нной пам ти зависит от требуемой точности вычислений. Адресаци  к блокам посто нной пам ти осуществл етс  по старшим разр дам знаменател . Промежуточные регистры 6, 9, 13 и 15 предназначены дл  кратковременного запоминани  результатов промежуточных вычислений, а также дл  обеспечени  конвейерного способа обработки данных. Это п-раэр дные регистры , где п - количество разр дов, поступающих в устройство операндов. Блоки 5 и 7 служат дл  обеспечени  конвейерного способа обработки данных, причем блок 5 содержит четыре п-разр дных регистра 22, а блок 7 - три К-разр дных регистра 23, где К - количество старших разр дов х, по которым осуществл етс  адресаци  к блокам посто нной пам ти, причем выход второго регистра 23 блока 7  вл етс  первым его выходом и соединен с входом шифратора 10, а выход третьего регистра 23 блока 7 - его вторым входом и соединен с входом блока 12 посто нной пам ти. Устройство предназначено дл  о&работки нормализованных данных, представленных в формате с фиксированной зап той. Вычисление функЦии Z « у/х осуществл етс  на основе метода сегментной аппроксимации, в соответствии с которым диапазон изменени  аргумента 1/2, 1 разбиваетс  на интервалы,количество которых определ етс  требуемой точностью. На каждом интервсше функци  Z определ етс  выражением

2 Л + У(Х+В)2,

где константы А и В выбираютс  из УСЛОВИЯ минимизации абсолютной погрешности , а константа W выбираетс  равной степени числа 2, что позвол  ет заменить операцию умножени  операцией сдвига.На разных интервалах константы имеют различные значени . Границы интервалов выражгиотс  К старшими двоичными разр дами х. Дл  15-разр дных входных чисел использование вышеуказанного алхюритма при разбиении диапазона изменени  аргумента на 38 интервалов позвол ет достичь точности д„ 2(см. таблицу)

0,1000000 0,1000001 ОД000011 0,1000011 0 1000100 0,1000101 0,1000110

0,1000111 0,1001000 0,1001001 0,1001010

. 0,1001011 0,1001100 0,1001101 0,1001110 0,1001111 0,1010000 0,1010001 0,1010010

1,499083746 -0,7502367800 8 1,13144-10 5

2,3894 10

-0,98266997004 0,90096-10-0 ,75210231008. 1,9269 10-0 ,97164393004 1,33762-Ю

-0,75497707008 1,51482-Ю-З

-0,96285357004 1,72612-10-0 ,75890679008 1,14724-10

-0,95605617004 2,07396-Ю

-0,76377819008 0,81798-10-0 ,95104021004 0,6666q-105

-0,94914199004 2,4643210-5

-0,77261824358

2,73412-10-

- 0,77594323688 2, 7958010-

-0,77946109008 0,13372-10-0 ,94514431004

1,189433806 -0,9453892000 4 2,49200-10- 0,968750000,1111100 .0,7494896840

Продолжение таблицы -1,500503960 1 0,61020-10-5

Константы В хран тс  в блоке 3 посто нной пам ти, константы А - в блоке 12 посто нной пам ти, константы W генерируютс  шифратором 10.

Устройство работает следующим образом .

В первом такте у и х поступают соответственно на входной регистр 1 и входной регистр 2. Из входного регистра 2 х поступаетна сумматор 4 одновременно по адресу, указанному К старшими разр дами х, из блока 3 посто нной пам ти выбираетс  константа В,.котора  также поступает на сумматор 4. В сумматоре 4 производитс  выработка суммы (х + В). Во втором такте это выражение записываетс  в промежуточный регистр 6, а содержимое входного регистра 1 и К старших разр дов входного регистра 2 записываетс  в верхние регистры 22 и 23 соответственно блоков 5 и 7. С каждым последующим тактом информаци  в блоках 5 и 7 сдвигаетс  на одну ступень вниз. Содержимое промежуточного регистра 6 поступает на вход квадратора 8, в котором формируетс  выражение (х+В). в третьем такте это выражение записываетс  в регистр 9 , а из него поступает на сдвигатель 11, где осуществл етс  сдвиг на W разр дов, т.е. формируетс  выражение W(x+B).Число W генерируетс  шифратором 10 по К старшим разр дам X, поступающим из блока 7. В четвертом такте полученное число W(x+B)2 записываетс  в регистр 13, а из него .поступает на сумматор 14. Одновременно из блока 12 посто нной пам ти по адресу, указанному числом из блок 7, считываетс  константа А, котора  также подаетс  на сумматор 14, на выходе которого получаетс  выражение A+W(x+B) .В п том такте это число записываетс  в регистр 15 и из него поступает на перемножитель 16, на который одновременно поступает у из блока 5. На выходе перемножител  требуемую функцию

2 :/f/j+w(x+B)

в шестом такте полученное число поступает на выходной регистр 17 и из него на выход устройства. Выработка тактовых сигнашов производитс  в блоке 18 управлени . .

Блок 18 управлени  работает следу

ющим образом.

Перед началом работы устройства дл  делени  массивов двоичных чисел в счетчик 24 массива загружаетс  по входу 19 код, равный длине массива чисел, которые должны быть разделены , плюс количество ступеней обработки устройства (в данном случае 7),

После поступлени  сигнала Пуск по входу 20 на триггер 26 последний

устанавливаетс  в 1, с его выхода, поступа  на элемент И 28, разрешает прохождение через него тактовых импульсов, вырабатываемых генератором 27 тактовых импульсов. Эти тактовые импульсы с элемента И 28 поступают на регистры устройства, построенные на О-триггерах, и при поступлении каждого импульса по его переднему фронту в регистры устройст ,ва записываетс  информаци , сформированна  в сто щих перед этими регистрами ступен х обработки. С поступлением каждого импульса информаци  продвигаетс  на одну, ступень в.низ по конвейеру, т.е. как бы течет от входа к входу. Поскольку в данном устройстве имеетс  7 ступеней обработки, то после поступлени  семи первых импульсов на выходе устройства по витс  первый результирующий операнд и дальше после поступлени  каждого последующего импульса на выходе устройства будут ПОЯВЛЯТЬСЯ новые результаты обработки массива чисел. Вместе с поступлением на регистры устройства тактовые импульсы с элемента И 28 поступают на счетчик 24 массива и с поступлением каждого импульса из содержимого счетчика вычитаетс  единица , т.е. в счетчике подсчитываетс  количество обработанных операндов. Как только содержимое счетчика 24 массива станет равным нулю, т.е. весь массив чисел обработан, дешифратором 25 нул  вырабатываетс  управл ющий сигнал, который поступает на триггер 26 пуска и останова и сбрасывает его и О. Сигнал с выхода этого триггера запрещает прохождение тактовых импульсов из генератора 27 тактовых импульсов через элемент И 28 на регистры устройства, тем самым пре кращаетс  работа устройства. При необходимости обработки нового массива в счетчик 24 массива загружаетс  его длина и при поступлении сигнала Пуск начинаетс  нова  обработка.

П р и м е.р. Пусть в первом такте на входные регистры поступают нормализованные 15-разр дные числа х 0,62571,; у 0,727.

В таблице приведены вариант разбиени  диапазона изменени  х С 1/2,1 на 38 интервалов, что обеспечивает максимальную точность дл  15-разр дных чисел, т.е. ошибка не превыаает, , и значени  констант А, В, и W дл  каждого интервала, а также максимальна  ошибка, приближени  в каждом интервале.

Как видно из таблицы, каждый интервал отличаетс  от другого по семи старшим разр дам х. Поэтому в первом такте по адресу, указанному этими разр дс1ми, из блока 3 посто нной па-, м ти считываетс  константа В, соот

ветствующа  данному интервалу (В -0,94538J.На сумматоре 4 формируетс  выражение Х4В, равное -0,31967. Во втором такте это число записываетс  в промежуточный регистр 6, у из входного регистра 1 поступает в блок 5 а старшие семь разр дов к в блок 7. В квадраторе 8 число из регистра 6 возводитс  в квадрат и становитс  равным ( 0,10219.

В третьем такте это число записываетс  в регистр 9 и сдвигаетс  на сдвигателе 11 на величину W, котора  генерируетс  шифратором 10 (W t) , т.е на сдвигателе 11 осуществл етс  сдвиг на два двЬичных разр да влево.

В четвертом такте число W(x+B) 0,40875 поступает на регистр 13, а из него на сумматор 14, куда также поступает число А 1,18943 из блока 12 посто нной пам ти. На сумматоре получаем число А + W(x+B) 1,59818. В п том такте это число записываетс  в промежуточный регистр 15 и поступает на перемножитель 16, в котором это число умножаетс  на у, поступивший из блока 5. На выходе перемножител  получаем требуемый результат (x+B) 1Д6188 у/х, оторый в шестом такте записываетс  а выходной регистр 17 и из него пос-упает на выход.

Данное устройство работает по конвейерному принципу. В каждом такте а него можно вводить новые операнды. Такт конвейерной обработки массива анных определ етс  по задержке, вносимой наиболее врем емким узлом. Таким узлом в данном устройстве  вл етс  перемножитель, поэтому такт равен времени умножени  двух чисел Т-, t,;n,v,. Это и есть быстродействие устройства при обработке массива данных .

Быстродействие предлагаемого устройства по сравнению с прототипом выше в 10 раз, поскольку в прототипе деление осуществл етс  с помощью итерации, причем в каждой итерации осуществл етс  по два умножени , а дл  достижени  требуемой точности потребуетс  минимум п ть итераций, т.е. нужно выполнить дес ть умножений .

Claims (2)

1.Авторское свидетельство СССР № 367421, кл. G 06 F 7/54, 1973.

2.Авторское свидетельство СССР

30S475, кл. G 06 F 7/52, 1971 (про0 тотип).