SU970588A1

SU970588A1 - Penultimate stage of control unit for control of switching-over transistor power

Info

Publication number: SU970588A1
Application number: SU813270876A
Authority: SU
Inventors: Илья Гаврилович Фильцер; Григорий Соломонович Найвельт; Анатолий Викторович Киселев
Original assignee: Предприятие П/Я М-5068
Priority date: 1981-04-08
Filing date: 1981-04-08
Publication date: 1982-10-30

Description

Изобретение относитс к преобразовательной технике и может быть ис .пользовано в системах управлени тиристорами и транзисторами преобразователей электрической энергии.The invention relates to a converter technique and can be used in thyristor and transistor electrical energy converter control systems.

Известны устройства дл управлени тиристором, содержащие усилитель, выходной каскад, резисторы, диоды и конденсаторы l.Known devices for controlling the thyristor include an amplifier, an output stage, resistors, diodes, and capacitors l.

Недостатком данных устройств вл етс значительна потер мощности, обусловленна недостаточным быстродействием .The disadvantage of these devices is a significant loss of power due to insufficient speed.

Наиболее близок к предлагаемому по средствс1м и достигаемому результату предоконечный каскад управлени мощным транзистором, содержащий первый И-р-И-транзистор и второй р-п-р-транзистор , эмиттеры которых подсоединены к клемме дл подключени базы мощного транзистора, клемма дл подключени коллектора которого подсоединена к катоду первого диода, подсоединенного анодом к базам первого и второго транзисторов, коллекторы которых соответственно через первый и второй резисторы подсоединены к клеммам дл подключени источника питани , при этом клемма дл подклю .чени источника управл ющего напр жеClosest to the proposed by means of the 1m and the achieved result is the pre-end cascade of the power transistor, which contains the first Ip-transistor and the second ppp transistor, the emitters of which are connected to the terminal for connecting the base of the power transistor, the terminal for connecting the collector of which connected to the cathode of the first diode connected by the anode to the bases of the first and second transistors, the collectors of which, respectively, are connected via the first and second resistors to the terminals for connecting the power supply, at the same time, the terminal for connecting the source of the control voltage

ни подсоединена к первому выводу третьего резистора, второй вывод которого подсоединен через последовательно соединенные второй диод и четвертый резистор к эмиттерутретьего р-и-р-транзистора, клемме дл подключени поло«ительног9 вывода первого источника питани и одновременно через последовательно соединенные тре10 тий диод и п тый резистор к базе первого м- р-И-транзистора, котора соединена через шестой резистор с клеммой дл подключени отрицательного вывода второго источника питани , It is connected to the first terminal of the third resistor, the second terminal of which is connected through a second diode and a fourth resistor connected in series to the emitter of the third p-and-p transistor, a terminal for connecting a polyno terminal 9 of the first power supply and simultaneously a resistor to the base of the first mr-i-transistor, which is connected through a sixth resistor to a terminal for connecting the negative terminal of the second power source,

15 причем база и коллектор третьего р-п-р-транзистора подсоединена соответственно .к анодам второго и третьего диодов ,15 moreover, the base and collector of the third pnp transistor is connected respectively. To the anodes of the second and third diodes,

Недостатком известного устройства The disadvantage of the known device

20 вл етс значительна длительность времени вык.шочени мощного транзистора , что приводит к потере мощности.20 is a significant length of time for a power transistor to go off, resulting in a loss of power.

Цель изобретени - повышение быст родействи предоконечного каскада.The purpose of the invention is to increase the speed of the pre-terminal cascade.

2525

Поставленна цель достигаетс тем, что каскад снабжен дополнительным Vi-p-h-транзистором, первым и вторым дополнительными резисторами и конденсатором , один вывод которого соеди30 нен с клеммой дл подключени источника управл ющего напр жени , а второй вывод через первый дополнительны резистор - с базой дополнительного транзистора, коллектор которого соединен с базой первого транзистора, а эмиттер - с клеммой дл подключени минусового вывода второго источника питани и Одновременно через второй дополнительный резистор с его базой.The goal is achieved in that the cascade is equipped with an additional Vi-ph transistor, a first and second additional resistors and a capacitor, one output of which is connected to a terminal for connecting a control voltage source and the second output through the first additional resistor , the collector of which is connected to the base of the first transistor, and the emitter - to the terminal for connecting the negative terminal of the second power source and Simultaneously through the second additional resistor with its base.

На чертеже приведена принципиальна электрическа схема предоконечно го каскада блока управлени мощным транзистором.The drawing shows a schematic electrical diagram of the pre-final cascade of the power transistor control unit.

Предоконечный каскад содержит клеммы дл подключени мощного транзистора 1, эмиттерные повторители на транзисторах 2 и 3, ограничивающие резисторы 4 и 5, ключевой транзистор б, нагрузочные резисторы 7 и 8, резистор 9 утечки, диоды 10-12, входной резистор 13, транзистор 14 ускоренного выключени , дифференцирующий конденсатор 15, ограничивающий резистор 16 и резистор 17 утечкиThe pre-end cascade contains terminals for connecting the power transistor 1, emitter repeaters on transistors 2 and 3, limiting resistors 4 and 5, key transistor b, load resistors 7 and 8, leakage resistor 9, diodes 10-12, input resistor 13, accelerated transistor 14 off, differentiating capacitor 15, limiting resistor 16 and leakage resistor 17

База мощного переключательного транзистора 1 соединена с эмиттерами транзисторов 2 и 3. Между коллектором транзистора 2 и первой шиной питани включен резистор 4. Мегжду . коллектором транзистора 3 и второй шиной питани включен резистор 5. К базам транзисторов 2 и 3 подсоединен анод диода 10. Его катод подключен к коллектору транзистора 1. Эмиттер транзистора 6 соединен с клеммой дл подключени положительного вывода первого источника питани . Между базой и эмиттером транзистора б включен резистор 9 утечки. Межд коллектором транзистора 6 и базами транзисторов 2 и 3 подключен резистор 7. Между базами транзисторов 2 и 3 и второй птной питани подсоединен резистор 8. К базе транзистора 6 подключен анод диода 11, а к коллектору - анод диThe base of the high-power switching transistor 1 is connected to the emitters of transistors 2 and 3. A resistor 4 is connected between the collector of transistor 2 and the first power supply bus. the collector of transistor 3 and the second power line connect a resistor 5. Anode of diode 10 is connected to the bases of transistors 2 and 3. Its cathode is connected to collector of transistor 1. The emitter of transistor 6 is connected to a terminal for connecting the positive terminal of the first power source. Between the base and the emitter of the transistor b is included a resistor 9 leakage. A resistor 7 is connected between the collector of transistor 6 and the bases of transistors 2 and 3. A resistor 8 is connected between the bases of transistors 2 and 3 and the second pt power supply. The anode of diode 11 is connected to the base of transistor 6, and the anode di is connected to the collector

ода 12. Катоды диодов 11 и 12 через резистор 13 соединены с клеммой дл подключени источника управл ющего напр жени . Коллектор транзистора 14 соединен с базами транзисторов 2 и 3, а эмиттер - с клеммой дл The diode 12. The cathodes of the diodes 11 and 12 are connected through a resistor 13 to a terminal for connecting a control voltage source. The collector of transistor 14 is connected to the bases of transistors 2 and 3, and the emitter is connected to a terminal for

: подключени минусового вывода второго источника питани . Между базой транзистора 14 и входом устройства п оследовательно включены резистор 16 н конденсатор IS. Между базой и эмитtepOM транзистора 14 подключен резистор 17 утечки.Коллектор транзистора 1 подключен к внешней нагрузке.: connect the negative terminal of the second power source. Between the base of the transistor 14 and the input of the device, a resistor of 16 n capacitor IS is subsequently included. A leakage resistor 17 is connected between the base and the emittepOM of transistor 14. The collector of transistor 1 is connected to an external load.

На схему предоконечного каскада по отношениго к эмиттеру транзистора 1 подаетс два низковольтных напр же-. НИН питани +Е и -Е. В режиме ожидани все транзисторы схемы, кроме транзистора 3, закрыты. На базе транзистора 1 поддерживаетс отрицательное запиракщее напр жение вследствие Two low-voltage voltages are applied to the pre-terminal cascade circuit with respect to the emitter of transistor 1. Nin nutrition + E and -E. In standby mode, all transistors of the circuit, except for transistor 3, are closed. The base of transistor 1 maintains a negative blocking voltage due to

действи эмиттерного повторител , выполненного на транзисторе 3. Ток, потребл емый по цеп м питани , в этом режиме равен тепловым токам утечки транзисторов схемы. При поступлении входного отрицательного импульса открываетс транзистор 6. Диоды 11 и 12 обеспечивают ненасыщенный режим открытого транзистора 6. Ток коллектора транзистора б через резистор 7 и эмиттерный повторитель 2 попадает в базу транзистора 1, что приводит к его открыванию . По вл етс ток в цепи коллектора транзистора.1 и в цепи внешней нагрузки. Диод 10 обеспечивает ненасыщенный режим транзистора 1. . Транзистор 3 во врем действи входного импульса оказываетс закрытым, так как к его переходу эмиттер-база приложено закрывающее напр жение. Передний фронт входного импульса, пройд через дифференцирующий конденсатор 15 и резистор 16, прикладываетс в виде кратковременного всплеска отрицательной пол рности к базе транзистора 14. При окончании входного импульса выключаетс сначала транзистор б, а затем транзисторы 2 и 1. Задний фронт входного импульса, пройд через дифференцирующий конденсатор 15 и резистор 16, вызывает кратковременное открывание транзистора 14. Вследствие этого в рассматриваемый момент времени происходит форсированное , ускоренное выключение транзисторов 2, б и мощного транзистора 1. После закрывани транзистора 14 транзистор 1 удерживаетс в закрытом состо нии благодар току транзистора 3. Далее схема возвращаетс в исходное состо ние.the action of the emitter follower performed on the transistor 3. The current consumed in the power supply in this mode is equal to the thermal leakage currents of the transistors of the circuit. When the input negative pulse arrives, transistor 6 opens. Diodes 11 and 12 provide the open transistor unsaturated mode 6. The collector current of transistor b through resistor 7 and emitter follower 2 enters the base of transistor 1, which causes it to open. A current appears in the collector circuit of transistor 1 and in an external load circuit. Diode 10 provides the unsaturated mode of the transistor 1.. The transistor 3 is closed during the action of the input pulse, since a closing voltage is applied to its transition emitter-base. The leading edge of the input pulse, passing through the differentiating capacitor 15 and the resistor 16, is applied in the form of a short burst of negative polarity to the base of transistor 14. At the end of the input pulse, transistor b first turns off, and then transistors 2 and 1. The rear edge of the input pulse passes through the differentiating capacitor 15 and the resistor 16, causes a short-term opening of the transistor 14. As a result, at the considered moment of time there is a forced, accelerated switching off of the transistors 2, b and the power transistor 1. After the transistor 14 is closed, the transistor 1 is kept in the closed state due to the current of the transistor 3. Next, the circuit returns to its original state.

Использование изобретени обеспечивает существенное уменьшение времени выключени мощного транзистора, что приводит к снижению потерь на коммутацию.The use of the invention provides a significant reduction in the turn-off time of a high-power transistor, which leads to a reduction in switching losses.

Claims

Invention Formula

The pre-end cascade of the power switching transistor control unit, containing the first -p -transistor and the second p-transistor, whose emitters are connected to the terminal for connecting the base of the powerful transistor, the terminal for connecting the collector of which is connected to the cathode of the first diode connected to the bases and the second transistors, the collectors of which, respectively, are connected via the first and second resistors to the terminals for connecting the power sources, while the terminal for connecting the cadeg control source The voltage is connected to the first terminal of the third resistor, the second terminal of which is connected