Claims (3)
20 разр дах, которые можно отбросить или использовать дл контрол остатка , так как остаток суммы одинаков дл всех знаков. Таким образом, на выходе сумматора получаетс код зна ка в двоичной форме, который через выходной коммутатор поступает в ЭВМ дл сравнени информации с эталоном Однако замкнутый цикл контрол буквенно-цифровой информации предъ вл ет чрезвычайно жесткие требова ни к качеству распечатываемой информации , геометрии знаков, лентопрот жному или любому другому подаю щему механизму, а также к носителю информации. Это приводит к большому количеству брака, резко снижает производительность устройства печати, требуют с большие материальные и временные ресурсы дл изготовлени заданной продукции. В известном устройстве прин т за основу абсолютный контроль каждого знакоместа в контролиру емом символе, так как нераспечатка одной условной точки в знаке либо ее несчитывание автоматически приводит к браку, а следовательно, к ,по торению информации, так как при несовпадении полученного и эталонного кодов не имеетс никакого критери по их несовпадению. Цель изобретени - увеличение быс родействи устройства. Благодар введению дополнительного критери признака брака символа и в зависимос ти от требований к контролируемому тексту можно программным путем устанавливать требуемый уровень контрол каждого символа и примен ть уст ройство дл контрол текстов различного качества печати и различного на начени . Поставленна цель достигаетс тем, что в устройство введены второй входной коммутатор, третий блок пам ти, элемент И-НЕ, группа элементов И-НЕ, второй сдвиговый регистр и бло формировани контрольной суммы, выход которого соединен с дополнительными входами выходного коммутатора, вход первого сдвигового регистра соединен с входом второго сдвигового регистра, выход которого соединен с первым входом третьего блока пам ти , выход которого соединен с входо второго сдвигового регистра, выходы которого соединены с первым входом элемента И-НЕ и с первыми входами элементов И-НЕ группы, вторые входы которых соединены с выходамигруппы первого сдвигового регистра, выход которого соединен с вторым входом элемента И-НЕ, первый выход которо-г го соединен с входом первого распределител импульсов, выходы второй группы которого соединены с входами первой группы блока формировани контрольной суммы, входы второй группы которого соединены с первыми выходами элементов Н-НЕ группы, вторые выходы которых соединены со входами , первого распределител импульсов , второй выход элемента И-НЕ соединен с входом блока формировани контрольной суммы. Кроме того, первый распределитель импульсов содержит формирователь импульсов , выходы которого вл ютс выходами первого- распределител импульсов и соединены с первыми входами элементов И, вторые входы которых объединены и вл ютс входом первого распределител импульсов, выходы элементов И вл ютс входами первого рас;пределител импульсов. Блок формировани контрольной суммы содержит группы элементов И, первые входы которых вл ютс входами первой группы блока формировани контрольной суммы, вторые входы элементов И группы объединены и вл ютс входом блока формировани контрольной суммы, выходы элементов И группы соединены с первыми входами элементов ИЛИ, вторые входы которых вл ютс входами второй группы блока формировани контрольной суммы, выходы сэлементов ИЛИ соединены с входами « оуппы-преобразовател кодов и с первыми Входами счетчиков группы, выходы которых соединены с входами группы третьего регистра, выход которого вл етс выходом блока формировани контрольной суммы, генератор импульсов , первый, второй и третий выходы которого соединены соответственно с первым входом третьего регистра , с объединенными вторыми входами счетчиков группы и с входом преобразовани кодов, выход которого соединен с первым входом счетчика, второй вход которого соединен со вторым ыходом генератора импульсов, выход четчика соединен со вторым входом ретьего регистра. На чертеже представлена структура схема устройства. Устройство содержит первый и втоой входные коммутаторы 1 и 2, первый блок 3 пам ти, второй блок 4 па м ти, матричную печатающую головку 5, матричный оптический считывающий блок 6, первый сдвиговый регистр 7, второй сдвиговый регистр 8, второй распределитель 9 импульсов, первый распределитель 10 импульсов, третий блок 11 пам ти, блок 12 формировани контрольной суммы, группу элементов И 13, элементы ИЛИ 1, преобразователь 15 кодов, счетчик 16, группу счетчиков 17, третий регистр 18, ге нератор 19 импульсов, сумматор 20, выходной коммутатор 21, ЭВМ 22, эле мент И-НЕ 23, группу элементов ИНЕ 2, формирователь 25 импульсов, элементы И 26. Устройство работает следующим об разом. Из ЭВМ 22 двоична кодова последовательность знаков строки текст поступает на первый входной коммут тор 1. С рассчитанным временным сдв гом, который определ етс взаимным расположением линии печати и линии считывани , та же двоична кодова последовательность знаков строки те ста поступает на второй входной ком татор 2. Входные коммутаторы 1 и 2 распредел ют поступающие знаки последовательно в первый блок 3 пам ти и втррой блок k пам ти каждого канала« в ёоответствии с числом символов в строке. В первом и втором блоках пам ти 3 и 4 хранитс информаци о пространственной геометрии знаков. Отсюда знаки в виде пространственновременной последовательности сигналов поступают на матричную печатающ ю головку J eчaтaющeгo устройства ;5 и во второй сдвиговый регистр 8 со второго блока пам ти. Отпечатан ный знак считываетс матричным оптическим считывающим блоком 6, после чего полученное двоичное кодовое чис ло, соответствующее строчке разложени , поступает на первый регистр сдвига 7 и далее на второй распределитель импульсов 9, выполненный на логических элементах И-НЕ 23 и 2А,. На входы распределител 9 синхронно со считанной информацией поступает также эталонное двОичное кодовое чис ло. Второй распределитель импульсов 9 выполнен таким образо, что, при совпадении информации по каждому разр ду, она направл етс первым рас пределителем 10 импульсовJ содержащим формирователь 25 импульсов и 9 элементы И 2б в сумматор 20 параллельным двоичным кодом, В случае же отсутстви информации по какомулибо разр ду, с первого сдвигового регистра 7 информаци направл етс вторым распределителем 9 импульсов через группу элементов И 13 и элементы ИЛИ И на вход преобразовател 15 кодов, а также в соответствующий разр дный счетчик 17 группы блока 12 формировани контрольной суммы. После каждого построчного сложени информаци из преобразовател 15 кодов переноситс в счетчик 16. Аналогичным образом проводитс суммирование и контроль по столбцам разложени с использованием второго распределител 9 импульсов, выполненного на логических элементах И-НЕ 23 и 2 и группы элементов И 13 и элементов ИЛИ , которые работают по сигналам первого распределител 10 импульсов. Таким образом, в сумматоре 20 накапливаетс сумма кодов о геометрии знака последовательно по строкам разложени , в сметчике 16 накапливаетс информаци об общем количестве ошибок, а разр дные счетчики 17 группы хран т информацию о месте ошибки в геометрии контролируемого символа. После считывани всего знака в сумматоре 20 записываетс сумма двоичных чисел, соответствующа геометрическому разложению знака по строкам и столбцам, Далее к полученной в сумматоре 20 сумме добавл етс дополнительный код из третьего блока 11 пам ти, рассчитанный дл каждого знака. Полученный двоичный код (действительнь1Й или искаженный) т|эанс лируетс в ЭВМ 22 с последующей передачей информаци из блока 12 формировани контрольной суммы, дл чего информаци со счетчиков 17 группы по сигналам генератора 19 импульсов пос . и ледовательно переноситс в третий регистр 18 и через выходной коммутатор 21 в виде служебной информации передаетс в ЭВМ 22, Технико-экономическа эффективность предлагаемого изобретени по сравнению с основным устройством заключаетс в расщи|Ьении функциональных возможностей устройства, увеличении выпуска готовой продукции, резком снижении требований к печатной продукции в зависимости от ее назначени и использовани , экономии нос .итёл за счет уменьшени бракованных Текстов. Формула изобретени 1-. Устройство дл контрол печати информации по авт. св. № , о т личающеес тем, что, с целью увеличени быстродействи устройства , в него введены второй входной коммутатор, третий блок пам ти,, элемент И-НЕ, группа элементов И-НЕ, второй сдвиговый регистр и блок формировани контрольной суммы, выход которого соединен с дополнительными входами выходного коммутатора, вход первого сдвигового регистра соединен- с входом второго сдвигового регистра , выход которого соединен с Iпервым входом третьего блока , выход которогосоединен с входом второго сдвигового регистра, выходы которого Соединены с .первым входом элемента ИгНЕ И с первыми входами элементов И-НЕ группы, вторы входы которых соединены с выходами группы первого сдвигового регистра, выход которого соединен с вторым( входом элемента И-НЕ, первый выход которого соединен с входом первого распределител импульсов, выхода второй группы которого соединены со входами первой группы блока формиро вани контрольной суммы, входы -.второй группы которого соединены с пер выми выходами элементов И-НЕ группы, вторые выходы которых соединены с входами первого распределител импульсов , второй выход элемента И-НЕ соединен с входом блока формировании контрольной суммы. There are 20 bits that can be discarded or used to control the residue, since the balance of the sum is the same for all characters. Thus, a binary code is obtained at the output of the adder, which, through the output switch, enters the computer to compare information with the standard. However, the closed loop control of alphanumeric information presents extremely stringent requirements to the quality of printed information, geometry of signs, tape. any other feeding mechanism as well as to the information carrier. This leads to a large number of scrap, dramatically reduces the performance of the printing device, and requires large material and time resources to produce a given product. In the known device, the absolute control of each familiarity in the symbol being monitored is taken as a basis, since the failure to print one conditional point in a sign or its unreading automatically leads to a marriage, and consequently, to the information, since if the received and the reference codes do not match there is no criterion for their discrepancy. The purpose of the invention is to increase the speed of the device. Due to the introduction of an additional criterion for the character reject character and depending on the requirements for the text to be monitored, it is possible to programmatically set the required level of control for each character and use the device to control texts of different print quality and different quantities. The goal is achieved by introducing a second input switch, a third memory block, an NAND element, a NAND element group, a second shift register, and a checksum block, the output of which is connected to the additional inputs of the output switch, the first shift input. the register is connected to the input of the second shift register, the output of which is connected to the first input of the third memory block, the output of which is connected to the input of the second shift register, the outputs of which are connected to the first input of the IH element E and with the first inputs of the elements of the IS-NOT group, the second inputs of which are connected to the outputs of the group of the first shift register, the output of which is connected to the second input of the AND-NOT element, the first output of which is connected to the input of the first pulse distributor, the outputs of the second group of which are connected with the inputs of the first group of the checksum generation unit, the inputs of the second group of which are connected to the first outputs of the elements of the H-NOT group, the second outputs of which are connected to the inputs of the first pulse distributor, the second output of the AND- element E is connected to the input of the checksum generating unit. In addition, the first pulse distributor contains a pulse shaper, the outputs of which are the outputs of the first pulse distributor and connected to the first inputs of the AND elements, the second inputs of which are combined and the input of the first pulse distributor, the outputs of the AND elements are the first races of the pulse distributor . The checksum generation block contains groups of elements AND whose first inputs are the inputs of the first group of the checksum generation block, the second inputs of the AND elements of the group are combined and are the input of the checksum generation block, the outputs of the AND elements of the group are connected to the first inputs of the OR elements, the second inputs which are the inputs of the second group of the checksum generation unit, the outputs of the elements OR are connected to the inputs of the "control converter unit" and with the first inputs of the group counters, the outputs of which are are connected to the inputs of the third register group, the output of which is the output of the checksum generation unit, the pulse generator, the first, second and third outputs of which are connected respectively to the first input of the third register, to the combined second inputs of the group counters and to the code conversion input connected to the first input of the counter, the second input of which is connected to the second output of the pulse generator, the output of the counter is connected to the second input of the register. The drawing shows the structure of the device. The device contains the first and second input switches 1 and 2, the first memory block 3, the second 4 block of memory, the matrix printing head 5, the matrix optical reading unit 6, the first shift register 7, the second shift register 8, the second pulse distributor 9, the first distributor 10 pulses, the third memory block 11, the checksum generation unit 12, a group of elements AND 13, elements OR 1, a code converter 15, a counter 16, a group of counters 17, a third register 18, a generator of 19 pulses, an adder 20, an output switch 21, computer 22, element AND – N 23, the group of elements INE 2, pulse generator 25, AND gates 26. The device operates as follows. From computer 22, a binary code sequence of characters of a line, text arrives at the first input switch 1. With the calculated time delay, which is determined by the relative position of the print line and the read line, the same binary code sequence of characters one hundred goes to the second input switch 2 The input switches 1 and 2 distribute incoming characters successively to the first memory block 3 and the third memory block k of each channel in accordance with the number of characters per line. The first and second blocks of memory 3 and 4 store information about the spatial geometry of the characters. From here, the characters in the form of a space-time sequence of signals arrive at the matrix printing head J of the recording device; 5 and into the second shift register 8 from the second memory block. The printed mark is read by a matrix optical reading unit 6, after which the resulting binary code number corresponding to the decomposition string is fed to the first shift register 7 and then to the second pulse distributor 9, made on the AND-HES 23 and 2A, elements. The inputs of the distributor 9 synchronously with the read information also receives the reference double code number. The second pulse distributor 9 is designed in such a way that, if the information for each bit coincides, it is sent by the first distributor 10 pulses containing the pulse shaper 25 and 9 elements AND 2b to the adder 20 with a parallel binary code. In the absence of information the first, from the first shift register 7, information is sent by the second distributor 9 pulses through a group of elements AND 13 and elements OR to the input of the converter 15 codes, as well as to the corresponding bit counter 17 of the group group 12 formation of the checksum. After each line-by-line addition, the information from the converter 15 of the codes is transferred to the counter 16. Similarly, summation and control is carried out on the decomposition columns using the second distributor of 9 pulses performed on the AND-NE logic elements 23 and 2 and the group of AND elements 13 and the OR elements, which work on the signals of the first distributor 10 pulses. Thus, in the adder 20, the sum of the codes about the geometry of the sign is accumulated sequentially along the decomposition rows, the estimator 16 accumulates information about the total number of errors, and bit counters 17 of the group store information about the location of the error in the geometry of the symbol being monitored. After reading the entire character in the adder 20, the sum of the binary numbers corresponding to the geometric decomposition of the character in rows and columns is recorded. Next, the additional code from the third memory block 11 calculated for each character is added to the sum obtained in the adder 20. The resulting binary code (valid or corrupted) is emitted by computer 22 with the subsequent transfer of information from the checksum generation unit 12, for which information from group counters 17 using the signals from the generator 19 pulses pos. and subsequently transferred to the third register 18 and through the output switch 21 in the form of service information is transmitted to the computer 22, the technical and economic efficiency of the invention compared to the main device consists in increasing the functionality of the device, increasing the finished product output, drastically reducing the requirements for printed products, depending on its purpose and use, saving the nose by reducing the defective Texts. Claim 1-. Device to control printing information on the author. St. No, in order to increase the speed of the device, a second input switch, a third memory block, an AND-NOT element, a group of AND-NOT elements, a second shift register and a checksum generation unit, whose output connected to the additional inputs of the output switch, the input of the first shift register is connected to the input of the second shift register, the output of which is connected to the first input of the third block, the output of which is connected to the input of the second shift register, whose outputs are connected to. the first input of the element IGNE AND with the first inputs of the elements of the NAND group, the second inputs of which are connected to the outputs of the first shift register group, the output of which is connected to the second (the input of the AND AND element, the first output of which is connected to the input of the first pulse distributor, the output of the second group which are connected to the inputs of the first group of the checksum forming unit, the inputs of the second group of which are connected to the first outputs of the elements of the IS-NOT group, the second outputs of which are connected to the inputs of the first pulse distributor, the second output of the element is NOT connected to the input of the block forming the checksum.
2. Устройство по п. 1, о т л ичающеес тем, что первый распределитель импульсов содержит формирователь импульсов, выходы которого вл ютс выходами первого распределител импульсов и соединены с первыми входами элементов И, вторые входы которых объединены и вл ютс входом первого распределител импульсов, выходы элементов И вл ютс входами, первого распределител импульсов. 2. The apparatus of claim 1, wherein the first pulse distributor comprises a pulse shaper, the outputs of which are the outputs of the first pulse distributor and connected to the first inputs of the AND elements, the second inputs of which are combined and are the input of the first pulse distributor, the outputs of the AND elements are the inputs of the first pulse distributor.
3. Устройство по п. 1. о т л ич а ю 1Д е е с тем, что блок формировани контрольной суммы содержит группу элементов И, первые входы которых вл ютс входами первой группы блока формировани контрольной суммы, вторые входы элементов И Группы объединены и вл ютс входом блока формировани контрольной суммы, выходы элементов И группы соединены с первыми входами элементов ИЛИ, вторые входы которых вл ютс входами второй группы блока формировани контрольной суммы, выходы элементов ИЛИ соединены с входами группы преобразовател и с первыми входами счетчиков группы, выходы которых соединены с входами группы третьего регистра, выход которого вл етс выходом блока Формировани контрольной суммы, генератор импульсов, первый, второй и третий выходы которого соединены соответственно с первым входомтретьего регистра, с объединенными вторыми входами счетчиков группы и со входом преобразовател кодов, выход которого соединен с первым входом счетчика, второй вход которого соединен со вторым выходом генератора импульоов, выход счетчика соединен свторым входом третьего регистраГ3. The device according to claim 1. About the tl iy and 1D e e with the fact that the checksum generation block contains a group of elements AND, the first inputs of which are the inputs of the first group of the checksum generation block, the second inputs of the AND elements of the Group are combined and are the input of the checksum formation unit, the outputs of the AND elements of the group are connected to the first inputs of the OR elements, the second inputs of which are the inputs of the second group of the checksum formation unit, the outputs of the OR elements are connected to the inputs of the converter group and with the first the inputs of the group of counters whose outputs are connected to the inputs of the third register group, the output of which is the output of the checksum generation unit, the pulse generator, the first, second and third outputs of which are connected respectively to the first input of the third register, to the combined second inputs of the group counters and to the input of the converter codes whose output is connected to the first input of the counter, the second input of which is connected to the second output of the pulse generator, the output of the counter is connected to the second input of the third registration GRA