(54) ПРЕОБРАЗОВАТЕЛЬ КОДА(54) CODE CONVERTER
Изобретение относитс к технике св зи и может быть использовано дл декодировани сигналов, передаваемых по линейным тактам цифровых систем передачи в кодах высокой плотности (КВП-П-) . Известен преобразователь.кода, со держащий блок разделени пол рностей , выходы которого подключены к входам анализатора чередовани пол р ностей сигнала, элемент ИЛИ, элемент задержки, п-разр дный регистр сдвига , выходы (п-1) разр дов которого подключены к входам дешифратора Ц Однако известный преобразователь кода обладает низкой точностью, преобразовани . Цель изобретени - повышение /точности преобразовани . Дл этого в преобразователь кода, содержащий блок разделени пол рностей , выходы которого подключены к вхо дам анализатора чередовани пол рнос тей сигнала,элемент ИЛИ,элемент заде ки/ п-разр дный регистр сдвига, выходы (п-1) разр дов которого подключены к входам дешифратора, введен определитель чередовани нарушени пол рностей сигнала, при этом выходы блока разделени пол рностей через элемент ИЛИ подключен к входу пра-зр дного регистра сдвига, выходы анализатора чередовани пол рностей сигнала через определитель чередовани нарушений пол рностей сигнала подключен к соответствующему входу дешифратора, выход которого через элемент задержки подключен ко входам Установка нул соответствующих разр дов п-разр дного регистра сдвига. На чертеже приведена функцианальна электрическа схема предлагаемого устройства. Преобразователь кода содержит блок разделени ,пол рностей 1,элемент ИЛИ 2, п-разр дный регистр сдвига 3, дешифратор 4, анализатор чередовани пол рностей сигнала 5, определитель чередовани нарушени пол рностей сигнала $ и элемент задержки 7, причем в состав анализатора чередовани пол рностей сигнала 5 вход т триггер 8 и элементы И 9 и 10, а в состав определител чередовани нарушени пол рностей сигнала вход т триггер 11, элементы И 12 и 13 и элемент ИЛИ 14. Устройство работает следующим обраэом . Входной биимпульсный сигнал со вставками кода КВП-п в блоке раздеThe invention relates to a communication technique and can be used to decode signals transmitted over linear cycles of digital transmission systems in high-density codes (CWP-II). A known converter code containing a polarity separation unit, the outputs of which are connected to the inputs of the signal interleaver analyzer, the OR element, the delay element, the n-bit shift register, the outputs (n-1) of which bits are connected to the decoder inputs However, the known code converter has low accuracy, conversion. The purpose of the invention is to improve / convert accuracy. To do this, the code converter containing the polarity splitter, the outputs of which are connected to the inputs of the signal sequencing analyzer, the OR element, the target element / n-bit shift register, the outputs (n-1) of which bits are connected to to the inputs of the decoder, the determinant of alternation of signal disturbance polarity is introduced, while the outputs of the polarity separation unit through the OR element are connected to the input of the right shift register, the outputs of the signal alternation analyzer through the alternator Signal polarities are connected to the corresponding input of the decoder, the output of which through the delay element is connected to the inputs. Setting the zero of the corresponding bits of the n-bit shift register. The drawing shows a functional electrical circuit of the proposed device. The code converter contains a separation unit, polarity 1, the element OR 2, the n-bit shift register 3, the decoder 4, the signal polarization analyzer 5, the signal violation polarity sequencer $ and the delay element 7, and in the field alternation analyzer signal 5, trigger 8 and elements 9 and 10 are included, and trigger 11 includes elements of AND 12 and 13 and element OR 14. The device works as follows. Input bi-pulse signal with inserts code KVP-p in the block section