SU964690A1 - Многоканальный матричный коммутатор - Google Patents

Description

(54) МНОГОКАНАЛЬНЫЙ МАТРИЧНЫЙ КОММУТАТОР

Изобретение относитс  к технике ,св зи,.а именно к задаче построени  1УЗЛОВ коммутации каналов.на сет х передачи дискретнойинформации в интегрированных АСУ промышленных предпри тий, а также к задаче построени  кодоимпульсных систем уплотнени  сетей св зи.

Известно устройство дл  управлени  коммутацией сообщений по нескольким каналс1М передачи, содержгицее информационные блоки, выходы которых соединены соответственно с входами блока коммутации и элемента ИЛИ,блок управлени , элементы И, первые входы которых соединены с первыми выходами блока управлени , а вторые - с вьСкодами блока коммутации, а выходы - с входами элементов пам ти, одни выхода которых соединены с каналами передач сообщений, а другие - с входами блока селекции управл ющих воздействий, выходы которого соединены с входами блока управлени , с другими входами КОТОРОГО соединен выход элемента ИЛИ

14

Недостаток данного устройства сострит в том, что при передаче сообщений вследствие наличи  элементов пам ти предполагаетс  обйэательна 

задержка сооЩиений,при передаче сообщений на сети св зи возможен проход одного и того же сообщени  через один и тот же узел коммутации дважды и более. Все это увеличивает врем  доставки сообщений. .

Известно акже устройство матричного метода коммутации каналов, содержащее блок коммутации, входы ко10 торого соединены с информационными блоками, входом регистра и первым входом управл ющего блока, второй вход котсрогчэ соединен с выходами I блока кснлмутации и входами передаю15 щих блоков, третий вход - с выхо (Дом пересчетчика, первый выход с вторым зходом блока коммутгщии, а второй выход - с вторЬши выходами устройства матричного метода комму20 таций каналов, вторые входы которого соединены с входами пам ти, выход которого:через 6JTOic изменени  структуры соединен с первым входом пересчетчика, второй вход которого соединен с выходом регистра f2J.

25

Однако отказавшие каналы св зи и неработанидаё -передающие бЛоки не учитываютс  в функции управлени  выбором . направлени  передач, существу30 ют значительные потери времени на

определение внутреннего состо ни  устройств,пересчетчик с переменной структурой забир.ает значительное врем  на выбор направлени  при анализе зан тости, в то врем  как данную фунКцию возможно решать централизованно с меньшими временными потер ми в ЭВМ Наличие указанных недостатков в этом устройстве увеличивает врем  доставки информации,

Наиболее близким по совокупности конструктивных и функциональных при-, знакор к изобретению  вл етс  устройство дл  адресного управлени  коммутацией сообщений, содержащее переда ющие блоки, элементы пам ти, .элементы ИЛИ и И, блок управлени , блок коммутации , блок селекции управл ющих воздействий, блок входных воздействий и информационные блоки, выходы которых соединены с входами блока коммутации и через элемент ИЛИ с первым входом блока входных воздействий , второй вход которого соединен с первым выходом блока управлени , а выходы - с Первыми входами блока управлени , вторые выхода которого соединены с первыми входами элементов И, вторые входы которых соединены с выходами блока коммутации, а выходы с входами элементов пам ти, первые выходы которых соединены с передающими блоками, а вторые выходы - с входами блока селекции управл ющих воздействий, выходы которого соединены с вторыми входами блока управлени  3.

Недостаток известного устройства состоит в значительном времени доставки сообщений, св занном с задержкой сообщений в элементах пам ти,а . также с веро тностью образовани  петель в маршруте сообщений, т.е. в прохождении одного и того же узла коммутации повторно..Действительно при применении метода управлени , реализова1уого в известном устройстве, сообщени  перед передачей передающими блоками скапливаютс  в элементах пам ти, а реализаци  управлени  . передачей сообщени  бе предварительной коммутации каналов св зи по маршруту На сети влечет возможность прохождени  одного и того же сообщени  через один и тот же узел коммутации (ОДИН два и более раз.

изобретени  --повышение быстродействи  коммутатора.

Указанна  цель достигаетс  Tert, что в многоканальный коммутатор, содержащий , информационные блоки, выходы которых соединены с первыми входами . блока.предварительной коммутации,первые выходы которого соединены с первым ) входами элементов И, элемент ИЛИ и передающие блоки, первые выхода которых подключены к каналам переЬачи сообщений, введены блоки контрол  , блок пам ти, передатчик телесигнализации и управл ющие шины, вход блока пам ти подключен к первой управл ющей шине, выходы - к первым входам блока управлени , первые и второй выходы блока управлени  соединены соответственно с вторыми и третьим входами блока предварительной коммутации, вторые и третьи выходы которого соединены соответственно с вторыми входами блока управлени  и входами соответствующих передающих блоков, первые и вторые выходы которых соединены с первыми и вторыми входами соответствующих блоков контрол , выходы блоков контрол  соединены с третьими входами блока управлени  и входами передатчика телесигнализации , выход которого подключен к второй управл ющей шине, третьи выходы блока предварительной коммутации соединены с входами информационных блоков, выходы которых соединены с вторыми входами элементов И, выходы которых через элемент ИЛИ соединены с Четвертым входом блока управлени .

Кроме того, блок управлени  содержит регистр сдвига, дешифраторы, элементы И, ИЛИ и узел выбора приоритетного направлени , выход регистра сдвига через первый дешифратор соединен с первыми входами соответствующих первых элементов И,. выходы которых соединены с входами соответствующих элементов ИЛИ, выходы элементов ИЛИ соединены с соответствующими входами узла выбора приоритетного направлени , выходы которого через второй дешифратор соединены с первыми выходами блока управлени  и входами элемента И,, выход которого соединен с вторым вьтходом блока управлени , вторые, третьи и четвертые входы первых элементов И и вход регистра сдвига подключены соответственно к первым, вторым, третьим и четвертому входам блока управлени 

На фиг.1 приведена блок-схема прелагаемого коммутатора; на фиг.2 функциональна  схема блока пам ти маршрутов; на фиг.З - функциональна  схема блока управлени ; на фиг.4 функциональна  схема блока предварительной коммутации ; на фиг.5 - функциональна  реализаци  узла выбора приоритетного направлени  блока управлени ; на фиг.б - блок-схема передатчика телесигнализации; на фиг.7 структурна  схема приемного блока пам ти маршрутов; на фиг.8 - временные диаграммы, отражающие прохождени сигналов через основные узлы предлагаемого коммутатора во времени.

Блок-схема многоканального коммутатора содержит (см.фиг.1) информационные блоки , которые могут представл ть собой приемную часть аппаратуры передачи данных, приемник дискретных сигналов, св зывающие мно гоканальный коммутатор с передатчика ми других многоканальных коммутаторо на сети св зи, элементы И , бло 3 предварительной коммутации; элемент ИЛИ 4, блок 5 управлени ; блок 6пам ти маршрутов, упЕ5авл ющие шины 7и 8 канала св зи с ЭВМ, котора  управл ет централизованно распределением потоков на всей сети св зи; передатчик 9 телесигнализации, предназначенный дл  передачи сигналов об изменении структуры сети в управл ютую ЭВМ, причем передатчик 9 строитс , как известный передающий полукомплект системы телесигнализсщии на базе комбинационно распределительного метода набирани , блоки контрол  (каждый из них состоит из узла определени  работоспособности, вход которого подключен к второму выходу передающего блока и который . определ ет исправность передающего блока и узла контрол  канала св зи, вход которого подключен к первому выходу передающего блока и канала пе редачи сообщений и который определ ет , исправен ли канал св зи), передающие блоки 11.-llj, представл ющие собой передатчики дискретных сиг налов, в частности это могут быть передатчики стандартной аппаратуры .передачи данных; 12 -12 передач .сообщений, представл ющих собой физические линии св зи предлагаемого многоканального коммутатора с аналогичными на сети св зи. Функциональна  схема блока 6 пам ти маршрутов содержит (см.фиг.2) приемник 13, первые и второй распределители 14 и 15, реализованные как обычный распределитель в телемехани 1еских системах, элементы И число которых равно тп (N-1), где N число многоканальных матричных коммутаторов (узлов коммутаций)i регистры 17 -17, в которые записываетс  информаци  от ЭВМ о i-м номере направлени  передач и о числе промежуточных узлов кс)ммутации от данно го до адреса назначени , если сообщение передавать по i-му направлению передач; выходы блока 6 пам ти маршрутов . Функциональна  схема блока 5 управлени  (см.фиг.3) содержит входы 19, регистр 20 сдвига; пер вый дешифратор 21, дешифрирующий адрес назначени  сообщени  и имеющий N-1 выходов, элементы И 22 и 23, дешифратор 24, элементы ИЛИ 25, число которых равно Km, где К - число разр дов в каждом из регистров ilf17jJ;t узел 26 выбора приоритетного направлени ; выходы 27, , вхо ды , . Функциональна  схема блока 3 предварительной коммутации (см.фиг.4) содержиТ; входы , регистры сдвига; первые дешифраторы 33-1-23, предназначенные дл  дешифргщии адреса назначени  сообщени ; вторые дешифраторы ,, предназначенные дл  дешифрации команды конца передачи сообщени ; первые ,, вторые 36 -36fy, третьи и четвертые , элементы ИЛИ соответственно; первые ,, вторые , и третьи , элементы И соответственно; первые ,, вторые 43,-43и, третьи ,;„и четвертые 45,-45, выходы соответственно ; Функциональна  реализаци  узла 26 выбора блока 5 управлени  (см.фиг.5) содержит выходы первые ,ц и вторые 49 -49к элементы ИЛИ, первые 50.f-50,y, и вторые , элементы И;- выходы , Блок-схема передатчика 9 телесигнализации (см.фиг.6) содержит входы , у-зел 54 наборных элементов; шифратор 55, элемент 56 пуска; генератор 57 тактовых импульсов, распределитель 58; и линейный узел 59. 1 Структурна  схема приемного блока 13 блока 6 пам ти маршрутов содержит (фиг.7) первый 60 и второй 61 полосовые фильтры; первый и Bibpoft детекторы 62 и 63, первую 64 и вторую 65 интегрирующие цепи; триггеры 66 и 67 Шмитта (или любые другие .пороговые элементы) ; первый 68 и второй 69 выходы. На временных диаграммах {.см.фиг.8) выход сигнал на выходе позиции к; X - код на выходе дешифратора 21; 1 -- -, . , . у - код на выходе блока 6 пам ти; Z - код на выходе узла 26 выбора; . Oi. - код передатчика 9 телесигнали3 адии. .. Многоканаль.ный матричный коммутатор работает следующим образом . При централизованном способе управлени  распределением потоков на сети св зи, состо щей из предлагаемых многоканальных матричных комутаторов , ЭВМ осущес вл ет функцию правлени  централизованно всеми аспределени ми потоков и дл  этого меет св зь с каждым многоканальным атричным коммутатором по физичесим каналам св зи, конкретно по каалам св зи с ЭВМ, организованным по инам 7 и 8. Причем по шине 8 канала в зи с управл ющей ЭВМ от предлааемого многоканального матричного оммутатора в оперативную пам ть ЭВМ ередаетс  информаци  об отказавших передающих блоках , и каналах , передачи сообщений. Если пе редающий блок Их) выйдет из стро  вследствие отказа каких-либо узлов или элементов, либо канал 12 передачи сообщений откажет вследствии обрыва физической линии либо выхода из стро  линейных устройств, во на выходе блока 10 контрол  по вл етс потенциал, который подаетс  на соот ветствующий третий вход блока 5 управлени  и вход 53 -передатчика 9 телеригнализации. Причем в передатчике 9 телесигнализации (см.фиг.6) импульс от входа 53 поступает в узе 54 наборных элементов, в котором набираетс  код номера отказавшего к нала св зи, по которому , нельз  осуществл ть св зь. Элемент 56 пуска срабатывает при изменении состо ни  узла 54 наборных элементов и запуска ет генератор 51 тактовых импульсо на врем , равное времени передачи информации об по вившейс  неисправности . Шифратор 55 кодирует информа цию, и через линейный узел 59 инфор маци  в виде кодового сообщени ,состо щего из последовательных двоичных димволов (временна  последовательностгь обеспечиваетс  распредели телем 58), подаетс  на шину 8 канал св зи с ЭВМ и передаетс  в оператив ную пам ть ЭВМ. На основе поступающей от шин 8 информации в ЭВМ складываетс  структура сети, причем все возникшие изменени  сразу же фиксируютс  в ЭВМ и наход т отражение в законе управлени  распределением кодов информации на сети св зи. Дл  каждого многоканального матричного коммутатора ЭВМ вычисл ет маршрутную таблицу, данные которой в цифровых кодах засылаютс  от ЭВМ по шине 7 канала св зи с ЭВМ в блок 6 пам ти маршрутов.: Маршрутна  таблица дл  каждого многоканального коммутатора сети строитс  по, так называемому, мат- , рйчному методу определени  длины кратчайшего пути, который базируетс  на том, что длину кратчг йших путей между всеми многоканальными ком мутаторами можно определ ть возведе нием/в степень N-1-й матрицы длин ветвей или N-1-M кратным умножение матрицы смежности, описывающей структуру сети,.саму на себ  L L L , причем элемент li 1 если-есть св между i-M .коммутатором и j-M коммутатором , и Ijj О, если эта св зь отсутствует, а N равно числу комму таторов на сети св зи. Маршрутна  таблица имеет вид 1 23N-1 где элемент обозначает код номера , исход щего из коммутатора канала 12 -12уу1 передачи сообщений 12.,12 , к j-му коммутатору. Элементы m - дл  каждого фиксированного j распола гаютс  сверху вниз в той последовательности , в которой они должны выбиратьс  при передаче сообщени  по данному j-му адресу. Т.е., например, при передаче к j-му коммутатору вначале выбираетс  код направлени  т, если направление с этим кодом зан то, если неисправно, то выбираетс - код направлени  т.д. Причем код vyi - может быть кодом любого из канала 12у|-12у передачи сообщений и задаетс  управл ющий ЭВМ. Если, допустим, к некоторому j-му коммутатору при передаче по первому направлению будет, допустим, шесть промежуточных коммутаторов,при передаче по второму направлению три, по третьему направлению один, по четвертому направлению два и, допустим , по п тому направлению три коммутат-бра, то в качестве т; будет код втброго направлени , m j--четвертого направлени  второго направлени ,тд; - п того направлени , - первого направлени . Коды маршрутной таблицы рассматриваемого i-ro матричного коммутатора по шине 7 канала св зи с ЭВМ записываютс  в регистры 17 -17 блока 6 пам ти маршрутов. При этом частотные сигналы,. несущие информацию тактовой частоты и кодов номеров каналов 12;,-12j, подаютс  на входы 7 приемника 13 (см.фиг.7). Полосовые фильтры 60 и 61 соответственно выдел ют тактовую частоту и частоту, моделирук}}дую импульсы кодов каналов . Частоты с выходов фильтров 60 и 61 выпр мл ютс  детекторами 61 и 63, сглаживаютсй интегрирующими цеп ми 64 и 65, и на выходе триггеров Шмидта, пр моугольные импульсы. На выходе триггера Шмидта 66 получаем импульсы тактовой частоты , на выходе триггера Шмидта 67 импульсы кодов номеров каналов 12 12у„ . Импульсы тактовой частоты с первого выхода 68 приемника 13 подаютс  на первый вход первого распределител  14. Потенциал имеетс  на первых выходах первого 14 и второго 15 распределителей, и в регистр 17 через открытый элемент И 16 запи|сываетс  от второго выхода 69 при;емного блока 13 код т номера некоторого канала передачи из каналов в регистр n;f . С приходом второго импульса тактовой частоты от первого выхода 69 приемника 13 потенциалы наход тс  на втором из первых и на первом выходах первого и второго распределителей 14 и 15 устройств соответственно. При этом через элемент И 167. в регистр 17 записываетс  код т и т.д. По окончании записи кодов 1Шпульсы тактовой частоты переключают посредством импульса с второго выхода .первого распределител  14 второй распределитель 15 и на его втором выхо де; по вл етс  потенциал, т.е. осуществл етс  запись кодов . регистры и т.д. до окончательной записи всех кодов регистры 17:J -17. ЭВМ периодически обновл ет информа1шю, записанную в регистрах I7j-17 n св зи с происход щими изменени ми в структуре сети св зи. Рассмотрим процесс установлени  соединений в i-м предлагаемом много канальном матричном коммутаторе при поступлении сообщений от информационных блоков ,. Слово сообщени  имеет вначале команды Начало текста и Адрес назначени  сообщени  а в конце - команду Конец текста. Пусть, допустим, согласно временных диаграмм (см.фиг.8), поступает сообщение от информационного блока 1 на соответствующий первый вход блока 3 предварительной коммутаций и через открытый элемент И 2 и элемент ИЛИ 4 на первый вход 19 блока 5 управлени . При этом в блоке 3 предварительной коммутации (см, фиг.4) сообщение поступает в регистр 32 сдвига и последовательно (посимвольно ) в него записываетс . По команде Адрес назначени  (при полной ее записи в регистр 32) сработает первый дешифратор 33, на одном из его N-1 выходов по вл етс  по тенциал и через первый элемент ИЛИ 35 подаетс  на первые входы первых элементов И и первый вход : второго элемента И 40. В блоке 5 управлени  сообщение по ступает в регистр 20 (см.фиг.З), анЙ логично как и в регистр 32 блока 3 коммутации. На команду Адрес назначени  сработает первый дешифратор 21, и на одном из его выходов, соответствующем номеру j адреса назначени  многоканального матричного коммутатора , которому адресовано сообщение , по вл етс  потенциал, который подаетс  на первые входы соответствующих первых элементов И 22 ( код X на временных диаграгшах фиг.8). Т.е., если допустим потенци-. ал на втором выходе дешифратора 21, то. он подаетс  на элементы И J22, вторые входы которых соединены с вторыми входами блока 5 уп .равлени . Тогда коды, записанные в регистрах 17|-17, подаютс  от выхо-. дов 18;f-18 (код у на временных диаграммах фиг.ё через соответствующие открытые элементы И 22, элементы ИЛИ 25 на входы схемы 26 выбора г т.е..на входы узла 26 выбора подаютс  коды несущие информацию, сколько промежуточныхматричных коммутаторов на сети св зи Нс1ход тс  при передаче j-му коммутатору, по направлению каналов ,. Узел 26 выбора (см.фиг.5) .выбирает направление со-, гласно приоритетной записи кодов го . ., если нет сигналов на соответствующих первых входах 29 и ЗОу) потенциалов (исправлен и незан т канал 12), то будет выбран код %/ если есть сигнал на входах 29 или 30, то будет выбран код т, если есть сигнал на вход 29 или 292 30, или 302, будет выбран код 1Па4. и т.д. Это происходит вследствие того что при наличии потенциалов на входах 29 или 30 на соответствующие входы элементов И 22 будет подан. запрет, и код. будет подан на входы 47 -47 узла 26 выбЪра.Каждый элемент -ИЛИ 48 объедин ет входы 47i -47;}, т.е. на элементах.ЛИ ,и элементах И , реализова- . на известна  схема приоритета выбора, т.е. ,если есть сигнал на выходе элемента И 50;f, то он запрещает срабатывание элементов И , если нет сигнала на выходе элемента И 50/f ( есть потенциал на входе 23 или 24() то есть сигнал на выходе элемента И SOj, который запрещает срабатывание элементов И 50 -50|«, и т.д. Разрешающий потенциал с выхода элемента И 50 поступает на вторые входы вторых элементов и , и выбранный код mij подаетс  через элементы ИЛИ ) (к - число разр дов кода) на ; выходы узла 26 выбора. Таким образом, из m направлений выбрано дл  передачи сообщений некоторое i-e направление по каналу 12/{ и з-му коммутатору. Второй дешифратор 24 блока 5 управлени  дешйфрирует код ,и на его выходе будет . потенциал.. Если зан ты или неисправны все каналы 12/|-12 |передач,т.е. на всех входах или есть потенциал , то на дешифраторе 24 будет набор нулей, на выходах дешифратора 24 не будет потенциала, и сработает второй элемент И 23, то. на его выходе 27 будет .потенциал, т.е. это свиетельствует о необходимости выдачи тказа информационному блоку 1 изэа невозможности установлени  соедигнени .

.Сигнал от первого выхода (а Согласно времейных диаграмм фиг.8 от 5 первого выхода 2) блока 5 управлени  подаетс  на соответствующий втврой вход 28 (или 28г согласно временных диаграмм фиг.8) блока 3 коммута- . ни. При этом учитыва , что в блок«; Ю 3 коммутадии при приходе сообщени  по входу 31 сработал первый дешифратор 33 и на выходе элемента ИЛИ 35, есть потенциал, то сработает рервый элемент И 39;J-(иЛи И 39 со- 15 гласно фиг.8), потенциал с выхода которого приводит триггер 39 в единичное состо ние, и, тем самым, устанавливаетс  соединение дл  передачи сообщени  от информационного блока 1 20 на вход через регистр 32, третий элемент II 41, четвертый элемент ИЛИ 384, третий выход 44- блока 3 коммутации на передающий блок и от него к каналу 12 передачи сообще- л НИИ (или на временных диаграммах фиг.О передачи 12 к каналу от выхода 42 блока 3 коммутации). Кроме того, по- енциал с выхода триггера 39 подаетс  на вход третьего элемента ИЛИ 37з, и на четвертом выходе 4б2 блока 3 коммутации будет потенциал , который подаетс  на четвер- тый вход 34 2 блока 5 управлени ,что свидетельствует о том, что канал 12 . зан т передачей и выбран дл  переда- 35 чи очередного поступившего сообщени  Быть не может. По окончании передачи сообщени  от информационного блока 1, на команду Конец текста сработает второй дешифратор 31| и 40 сбросит триггер 39(триггер.39) в исходное нулевое состо ние, тем самым будет закрыт элемент И 41(элемент И 41) и не будет потенциала на выходе 46/J (выходе 46/1) блока 3 ком- 45 муТ;ации.

Если все направлени  , зан ты , то приходит импульс по входу 27 блока 3 коммутации/ сработает элемент н первом выходе 42 бло- JQ ка 3 коммутации будет потенциал, который подаетс  на вход информационного лока 1, и информационный блок 11 П1 ерывает передачу сообщени  ввиду зан тости данного i-ro многокана льного матричного коммутатора дл  сети св зи.

Следует отметить, что во врем  передачи сообщени  срабатывает также первый элемент ИЛИ 36 , на втором „ выходе 43 блока 3 коммутации будет . . потенциал, который закрывает элемент И 2, и информационна  часть сообщени  не проходит на блок 5 управлени . На временных диаграммах фиг.8 показано также, что во врем  передачи- , 65

сообщени  от информационного блока 1 по каналу 1221 приходит сообщение от информационного блока 1«,, и блок 5 управлени  выбирает код , т.е. с выхода 44 блока 3 коммутации передает данное сообщение через передающий блок 11. по каналу 12д и соседнему многоканальному коммутатору на сети св зи. Показано также, что приходит сообщение от информационного блока 1 и передаетс  по каналу 12j. При выходе из стро  HaiipaBSeHTfflпередач по каналу 12 от шины В к ЭВМ передаетс  код неисправности of,.

Технико-экономическую эффективность предлагаемого устройства по отношениТо к известному возможно оцедить следующим образом.

Пусть врем  задержки сообщений в элементах пам ти известного устройства оцениваетс  величиной 1еЛ|.

Веро тность образовани  петли на сети при работе известных устройств оцениваетс  величиной 5f / а вызванна  этим дополнительна  задержка сообщени  - величиной , где Т - среднее вреМ  доставки сообщени  на маршруте, содержащем п коммутаторов..

Если среднее врем  задержки сообщени  в предлагаемом многоканальном коммутаторе в св зи с зан тостью все каналов обозначим величиной Cfg. , то эффективность предлагаемого коммутатора по отношению к известному возможно оценить формулой

Т + R, Т +

JH i-tiooi

Э

Т + ц;.

Claims (3)

1. Формула изобретени 

   Многоканальный матричный коммутатор , содержащий информационные блоки выходы которых соединены с первыми входами блока предварительной коммутации , первые выхода которого соединены с первыми уходами элементов И, элемент ИЛИ и передающие блоки, первые выходы которых подключены к каналам передачи сообщений, отличаю ЩоИ и с   тем, что, с целью повышени  быстродействи  коммутатора , в него введены блоки контрол , блок пам ти,;передатчик телесигнализации и управл ющие шины, вход блока пам ти подключен к первой управл ющей шине, выходы - к первым входам блока управлени , первое и второй выходы блока управлени  соединены соответственно-6 вторыми и третьим входами блока предварительной коммутации , вторые и третьи выходы которого соединены соответственно с вторыг/ш входами блока управлени  и входами соответствующих передающих блоков, первые и вторые выходы которых соединены с первыми и вторыми входами соответствующих блоков контрол , выходы блоков контрол  соединены с третьими входами блока управлени  и входами передатчика телесигнализации , выход которого подключен к второй управл ющей шине, третьи .выходы блока предварительной комму:Тации соединены с входами информаци:онных блоков, ВЫХОДЫ которых соединены с вторыми входами элементов И, выходы которых через элемент ИЛИ соединены с четвертым входом блока управлени .
2. 2. Коммутатор по П.1, отличающийс  тем, что блок управлени  содержит регистр сдвига, .дешифраторы, элементы И, ИЛИ и узел выбора приоритетного направлени , выход регистра сдвига через первый дешифратор соединен с первыми входами соответствующих первых -элементов И tвыходы которых соединены с входами соответствующих элементов ИЛИ,

   в

   выходы элементов ИЛИ соединены с соответствующими входами узла выбора приоритетного направлени51, выходы которого через второй дешифратор соединены с первыми выходами блока

   S управлени  и входами элемента И, выход которого соединен с вторым выходом блока управлени , вторые, третьи и четвертые входы первых элементов И и вход регистра сдвига подключены соответственно к первым,вторым , третьим и четвертому входам бло:ка управлени .

   Источники информации, )j прин тые во внимание при экспертизе

   1. Авторское свидетельство-СССР I 595704, кл.С 08 С 15/06, 1976. 2. Лазарев В.Г. и Саввин Г,Г. /Сети св зи-, управление и крммутаци . М., Св зь,,1978, с. 107.

   20
3. 3. Авторское свидетельство СССР 708387, кл.С 08 С 15/06, 19J77 (прототип).

   r n-LMJ

   f

   fff

   .//;

   0fff.

   M,..2S„ЗO,..Jff

   гг

   rs JLIIlIL

   ff

   г

   Фт.З 2dif§t 8m 4v y/. m -rt

   IPfff.