(5) ДВУХТАКТНЫЙ ДИНАМИЧЕСКИЙ РЕГИСТР СДВИГА(5) TWO-DYNAMIC SHIFT DYNAMIC REGISTER
Изобретение относитс к импуль1СНОЙ теЛ1ике и может быть использовано в радиоэлектронных устройствах систем автоматического управлени , дл построени функциональных узлов вычислительных устройств. Известен регистр сдвига, содержащий запоминающие конденсаторы, транзисторы п-р-п типа, резисторы , источник положительного посто н ного напр жени , диоды, источник им пульсов управлени , источник тактового питани , источник входного сиг нала, транзисторы р-п-р типа, полевые транзисторы, выходную нагрузку r Одним из основных недостатков да ного устройства вл етс низкое быс родействие. Цель изобретени - повышение быс родействи динамического регистра сдвига. Поставленна цель достигаетс тем, что в двухтактный динамический регистр сдвига, содержащий на ОДИН разр д два каскада, каждый из которых состоит из запоминающего конденсатора , одна обкладка которого соединена с эмиттером первого ключевого транзистора и стоком полевого транзистора, исток которого подключен к шине нулевого потенциала, друга обкладка запоминающего конденсатора подключена к тактовой шине, затвор полевого транзистора соединен с коллектором второго ключевого транзистора , одним из выводов первого резистора и катодом диода, анод диода и другой вывод первого резистора соединены соответственно с шиной управлени и шиной посто нного напр жени , база второго ключевого транзистора через второй резистор, а эмиттер непосредственно соединены с шиной нулевого потенциала, база первого ключевого транзистора подключена к шине нулевого потенциала через третий резистор, в каждый каскад регистра введен дополнительный 39 полевой транзистор, затвор которого соединен с коллектором второго ключевого транзистора данного каскада, сток - с базой второго ключевого транзистора данного каскада-, исток с коллектором первого ключевого тран зистора предыдущего каскада. На чертеже приведена принципиальна схема предлагаемого регистра, сдвига. Двухтактный динамический регистр сдвига содержит запоминающие конденсаторы 1 и 2, транзисторы 3 и типа, полевые транзисторы с затвором типа п, транзисторы 9 и 10 р-п-р типа, и источник 11 входного сигнала , источники 12 и 13 тактового питани , источник Н положительного посто нного напр жени , источник 15 импульсов управлени , диоды 1б и 17, резисторы 18 и 19, выходную нагрузку 20, резисто ры 21-24. Устройство работает следующим об разом. Полевые- транзисторы 5 и 6 включе ны таким образом, что исток через п реход коллектор-эмиттер выходного транзистора второго саскада регистр сдвига предыдущего разр да и выходного транзистора первого каскада ре гистра сдвига данного разр да подключен к запоминающим конденсаторам сток - к базам транзисторных ключей затвор - к коллекторам транзисторов этих же транзисторных ключей. При поступлении входного сигнала от источника .11 в момент отсутстви тактирующего импульса от источника 12 регенеративное устройство, представл ющее совместно включенные поле вой транзистор 5 и транзистор 3, открываетс . При этом на затворе полевого транзистора 7 устанавливаетс низкий потенциал и транзистор 7 открываетс . Происходит разр д запоминающего конденсатора 1. Посто н на времени цепи разр да составл ет несколько микросекунд. Р I где С - емкость конденсатора 1; - сопротивление канала открытого полевого транзистора 7После разр да запоминающего конденсатора 1 импульс управлени от источника импульсов управлени через диод 1б поступает на затвор полевого транзистора 7, повышает положительный его потенциал и закрывает его. При поступлении так.тирующего импульса от источника 12 тактового питаНИИ происходит зар д запоминающего конденсатора 1 по цепи : переход эмиттер-коллектор транзистора 9, канал полевого транзистора 6, переход база-эмиттер транзистора А. При зар де запоминающего конденсатора 1 до определенного уровн открываетс транзистор l и. на затворе полевого транзистора 8 устанавливаетс низкий потенциал. Полевой транзистор 8 открываетс и происходит разр д запоминающего конденсатора 2 через открытый канал полевого транзистора 8. Врем начала разр да запоминающего конденсатора 2 зависит от времени срабатывани транзистора 4. Применение полевого транзистоpa 6 позвол ет значительно уменьшить врем переключени транзистора А по сравнению с временем переключени известного транзистора регистра сдвига, так как врем переключени регенеративного устройства составл ет несколько наносекунд. После разр да запоминающего конденсатора 2 и зар да запоминающего конденсатора 1 импульс управлени от источника 15 импульсов управлени через диод 17 поступает на затвор полевого транзистора 8, повышает положительный потенциал и закрывает его. При поступлении тактирующего импульса от источника 13 тактового питани происходит процесс зар да запоминающего конденсатора 2. Процесс зар да запоминающего конденсатора 2 такой же, как и конденсатор 1. 8 этом случае на нагрузке 20 выдел етс сигнал , который вл етс входным дл регистра сдвига последующего разр да. 8 предлагаемой схеме быстродействие регистра сдвига зависит от переходных процессов при зар де и разр 1де запоминающих конденсаторов и от скорости переключени регенеративного устройства. Так как момент нача-, ла разр да запоминающего конденсатора 2 наступает значительно раньше , чем в известном регистре сдвига , то тактирующий импульс цсточника 13 тактового питани подаетс по отношению к моменту поступлени тактирующего импульса от источника 12 тактового питани значительно раньше. Следовательно, частота The invention relates to a pulse system and can be used in electronic devices of automatic control systems for building functional units of computing devices. A shift register is known that contains storage capacitors, pnp type transistors, resistors, a source of positive dc voltage, diodes, a source of control pulses, a clock power source, an input signal source, pnp type transistors, field-effect transistors, output load r One of the main drawbacks of this device is its low speed. The purpose of the invention is to increase the speed of the dynamic shift register. The goal is achieved by the fact that in a push-pull dynamic shift register, containing ONE bit, there are two stages, each of which consists of a storage capacitor, one plate of which is connected to the emitter of the first key transistor and the drain of the field-effect transistor, the source of which is connected to the zero potential bus, the other side of the storage capacitor is connected to the clock bus, the gate of the field-effect transistor is connected to the collector of the second key transistor, one of the terminals of the first resistor and the cathode The diode, the anode of the diode and the other terminal of the first resistor are connected respectively to the control bus and the DC bus, the base of the second key transistor is through the second resistor, and the emitter is directly connected to the zero potential bus, the base of the first key transistor is connected to the zero potential bus via the third a resistor, an additional 39 field-effect transistor is added to each register cascade, the gate of which is connected to the collector of the second key transistor of this stage, the drain to the base of the second key transistor of this cascade, source with collector of the first key transistor of the previous cascade. The drawing shows a schematic diagram of the proposed register shift. Push-pull dynamic shift register contains storage capacitors 1 and 2, transistors 3 and type, field-effect transistors with a n-type gate, transistors 9 and 10 pp-p, and input source 11, clock sources 12 and 13, H constant voltage, source 15 control pulses, diodes 1b and 17, resistors 18 and 19, output load 20, resistors 21-24. The device works as follows. Field-effect transistors 5 and 6 are switched on in such a way that the source through the collector-emitter junction of the output transistor of the second sascade is the shift register of the previous bit and the output transistor of the first cascade of the bit shift register is connected to the storage capacitors of the gate - to the collectors of transistors of the same transistor switches. When the input signal is received from the source .11 at the time of the absence of the clock pulse from the source 12, the regenerative device representing the jointly connected field transistor 5 and the transistor 3 opens. At the same time, a low potential is set at the gate of the field effect transistor 7 and the transistor 7 is opened. The storage capacitor 1 is discharged. Constantly on the time of the discharge circuit is several microseconds. P I where C is the capacitance of the capacitor 1; - the resistance of the open field-transistor 7 channel. After the storage capacitor 1 is discharged, the control pulse from the control pulse source through diode 1b enters the gate of the field-effect transistor 7, increases its positive potential and closes it. Upon receipt of a clock pulse from the source 12 of the clock supply, the storage capacitor 1 is charged through the circuit: transition emitter-collector of transistor 9, channel of field-effect transistor 6, base-emitter transition of transistor A. When charging storage capacitor 1, a transistor opens to a certain level l and At the gate of the FET 8, a low potential is established. The field effect transistor 8 is opened and the storage capacitor 2 is discharged through the open channel of the field effect transistor 8. The discharge start time of the storage capacitor 2 depends on the response time of transistor 4. The use of field effect transistor 6 significantly reduces the switching time of transistor A transistor shift register, since the switching time of the regenerative device is several nanoseconds. After the storage capacitor 2 is discharged and the storage capacitor 1 is charged, a control pulse from the source 15 of control pulses through the diode 17 enters the gate of the field-effect transistor 8, increases the positive potential and closes it. When the clock pulse arrives from the clock supply source 13, the storage process of the storage capacitor 2 occurs. The charging process of the storage capacitor 2 is the same as that of capacitor 1. In this case, a signal that is input to the next bit shift register is released at load 20 Yes. 8 to the proposed scheme, the speed of the shift register depends on the transients during charging and discharging of memory capacitors and on the switching speed of the regenerative device. Since the moment of start-of-discharge of the storage capacitor 2 occurs much earlier than in the known shift register, the clocking pulse of the clock source 13 is supplied relative to the time of arrival of the clock pulse from the source of the 12 clock supply much earlier. Therefore, the frequency