JPS61166223A - Composition type switch circuit - Google Patents

Composition type switch circuit

Info

Publication number
JPS61166223A
JPS61166223A JP655685A JP655685A JPS61166223A JP S61166223 A JPS61166223 A JP S61166223A JP 655685 A JP655685 A JP 655685A JP 655685 A JP655685 A JP 655685A JP S61166223 A JPS61166223 A JP S61166223A
Authority
JP
Japan
Prior art keywords
field effect
effect transistor
turned
transistor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP655685A
Other languages
Japanese (ja)
Inventor
Hiroki Fujiwara
広樹 藤原
Masami Ichijo
一條 正美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP655685A priority Critical patent/JPS61166223A/en
Publication of JPS61166223A publication Critical patent/JPS61166223A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

PURPOSE:To simplify the driving power supply and the driving circuit by providing additionally the 3rd FET, a diode, a Zene diode and a capacitor to a conventional circuit comprising the combination of a bipolar transistor (Tr) and an FET. CONSTITUTION:When a positive voltage drive signal is fed between gate and emitter of the circuit of this invention, the bipolar Tr3 is turned on. The energy charged in a capacitor 10 is discharged through a resistor 6 and an n-channel FET5. The charging voltage becomes a bias voltage becomes a bias voltage of an FET4. Thus, the bias voltage is ensured sufficiently by selecting a sufficient capacitance to the capacitor 10 so as to ensure a sufficient bias voltage when the Tr3 is turned off and selecting properly a discharge resistor 6. On the other hand, when the voltage drive signal is zero, the Tr3 is turned off. The capacitor 10 is charged to a constant voltage decided by a Zener diode 9 via a resistor 8 and a diode 7 during this period.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、バイポーラトランジスタと電界効果トランジ
スタ(FET)とで構成される複合形スイッチ回路に関
する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a composite switch circuit composed of a bipolar transistor and a field effect transistor (FET).

〔従来の技術〕[Conventional technology]

かかる複合形スイッチ回路の従来例の一つを第3図に説
明すると、バイポーラトランジスタ3に対し、Nチャン
ネル電界効果トランジスタ1とPチャンネル電界効果ト
ランジスタ2の2種類の電界効果トランジスタを組合せ
たものが知られている。これら電界効果トランジスタl
と2は正負の反転信号でバイポーラトランジスタ3のオ
ンオフを可能とするもので、ゲート相互を接続して共通
の端子を構成し、全体を3端子のスイッチ回路としてモ
ジュール化している。
One conventional example of such a composite switch circuit is shown in FIG. 3, in which a bipolar transistor 3 is combined with two types of field effect transistors, an N-channel field effect transistor 1 and a P-channel field effect transistor 2. Are known. These field effect transistors
and 2 are inverted positive and negative signals that enable the bipolar transistor 3 to be turned on and off.The gates are connected together to form a common terminal, and the entire circuit is modularized as a three-terminal switch circuit.

次に動作について簡単に説明すると、かかるモジュール
化された回路のゲート端子Gとエミッタ端子8間に正方
向の電圧信号を印加するとNチャンネル電界効果トラン
ジスタ1はオン、Pチャンネル電界効果トランジスタ2
はオフとなる。逆に、負方向の電圧信号を印加するとN
チャンネル電界効果トランジスタ1はオフ、Pチャンネ
ル電界効果トランジスタ2はオンとなる。これにより、
バイポーラトランジスタ3がオン、オフされるが、41
にバイポーラI・ランジスタ3のベース、エミッタ間に
接続されるPチャンネル電界効果トランジスタ2は、バ
イポーラ1−ランジスタ3のターンオフ特性を改善する
ために必要なものである。
Next, to briefly explain the operation, when a positive voltage signal is applied between the gate terminal G and emitter terminal 8 of this modularized circuit, the N-channel field effect transistor 1 is turned on, and the P-channel field effect transistor 2 is turned on.
is off. Conversely, if a negative voltage signal is applied, N
Channel field effect transistor 1 is turned off, and P channel field effect transistor 2 is turned on. This results in
Bipolar transistor 3 is turned on and off, but 41
The P-channel field effect transistor 2 connected between the base and emitter of the bipolar I-transistor 3 is necessary to improve the turn-off characteristics of the bipolar I-transistor 3.

さらに、他の従来例として、第4図に示すように、Pチ
ャンネル電界効果トランジスタ2の代わりにNチャンネ
ル電界効果トランジスタ4を適用し、2つのNチャンネ
ル電界効果1−ランジスタ1と4のデーl一端子を別個
に駆動するようにしたものもある。
Furthermore, as another conventional example, as shown in FIG. There are also devices in which one terminal is driven separately.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかし、前記第3図に示す回路では、Nチャンネル電界
効果トランジスタ、Pチャンネル電界効果トランジスタ
2を駆動するために正負両方の駆動信号を必要とするの
で、駆動回路が複雑化するという欠点があり、Pチャン
ネル電界効果トランジスタ2は、原理的にNチャンネル
電界効果トランジスタ1に比べ高価になるという欠点が
ある。
However, the circuit shown in FIG. 3 requires both positive and negative drive signals to drive the N-channel field effect transistor and the P-channel field effect transistor 2, and therefore has the disadvantage that the drive circuit becomes complicated. The P-channel field effect transistor 2 has a disadvantage in that it is theoretically more expensive than the N-channel field effect transistor 1.

第4図の回路の場合、前記のごとき高価となるという不
都合は解消されるが、スイッチ回路を構成するところの
それぞれのNチャンネル電界効果トランジスタ1に対し
、別々に電圧駆動信号を供給しなければならず、駆動回
路が複雑化する点では同しであり、また、第3図のもの
に比べてスイッチ回路の端子数が増え、使いづらいもの
となる。
In the case of the circuit shown in FIG. 4, the above-mentioned disadvantage of being expensive can be solved, but voltage drive signals must be separately supplied to each N-channel field effect transistor 1 that constitutes the switch circuit. However, the drive circuit becomes more complicated, and the number of terminals of the switch circuit increases compared to the one shown in FIG. 3, making it difficult to use.

本発明の目的は前記従来例の不都合を解消し、駆動電源
、駆動回路の簡素化が図れる複合形スイッチ回路を提供
することにある。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a composite switch circuit which eliminates the disadvantages of the conventional example and which can simplify the drive power supply and drive circuit.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は前記目的を達成するため、バイポーラトランジ
スタのコレクタ、エミッタ間に第1の電算効果トランジ
スタをダーリントン接続し、該バイポーラトランジスタ
のベース、エミッタ間に同タイプの第2の電界効果トラ
ンジスタを接続し、この第2の電界効果トランジスタの
ためのゲート駆動電源をバイポーラトランジスタのコレ
クタ、エミッタ間から取り出す回路を設け、さらにこの
回路から第2の電界効果トランジスタのゲートに印加さ
れる電圧を橋絡することを可能にする第3の電界効果ト
ランジスタを設け、該第3の電界効果トランジスタのゲ
ートと第1の電界効果トランジスタのゲートを接続した
ことを要旨とするものである。
In order to achieve the above object, the present invention connects a first field effect transistor between the collector and emitter of a bipolar transistor in Darlington, and connects a second field effect transistor of the same type between the base and emitter of the bipolar transistor. , providing a circuit for extracting the gate drive power for the second field effect transistor from between the collector and emitter of the bipolar transistor, and further bridging the voltage applied from this circuit to the gate of the second field effect transistor. The gist of the present invention is to provide a third field effect transistor that enables the above, and to connect the gate of the third field effect transistor to the gate of the first field effect transistor.

〔作用〕[Effect]

本発明によれば、第2の電界効果トランジスタは主回路
を電源とするので、別途に電源回路を設ける必要がなく
、また駆動信号の整合を取るための反転回路があるので
、駆動信号を一方向のものですませられ、入力端子を少
なくして簡素化できる。
According to the present invention, since the second field effect transistor uses the main circuit as its power source, there is no need to provide a separate power supply circuit, and since there is an inverting circuit for matching the drive signals, the drive signals are unified. It can be simplified by reducing the number of input terminals.

〔実施例〕〔Example〕

以下、図面について本発明の実施例を詳細に説明する。 Embodiments of the present invention will be described in detail below with reference to the drawings.

第1図は本発明の複合形スイッチ回路の1実施例を示す
回路図で、前記従来例を示す第3図、第4図と同一構成
要素には同一参照番号を付した。
FIG. 1 is a circuit diagram showing one embodiment of the composite switch circuit of the present invention, and the same components as in FIGS. 3 and 4 showing the conventional example are given the same reference numerals.

すなわち、図中3はバイポーラトランジスタ、1はその
コレクタ、エミッタ間にダーリントン接続される第1の
Nチャンネル電界効果トランジスタ、2はバイポーラト
ランジスタ3のベース、エミッタ間に接続される第2の
Nチャンネル電界効果トランジスタである。
That is, in the figure, 3 is a bipolar transistor, 1 is a first N-channel field effect transistor connected between its collector and emitter, and 2 is a second N-channel field effect transistor connected between the base and emitter of the bipolar transistor 3. It is an effect transistor.

この構成までは第4図の従来例と同じであるが、本発明
は第2のNチャンネル電界効果トランジスタ4のゲート
をバイポーラトランジスタ3のコレクタ、エミッタ間に
接続し、ここからゲート駆動電源を得るようにした。
The configuration up to this point is the same as the conventional example shown in FIG. 4, but in the present invention, the gate of the second N-channel field effect transistor 4 is connected between the collector and emitter of the bipolar transistor 3, and the gate drive power is obtained from here. I did it like that.

さらに、このゲート駆動電源としての該第2のNチャン
ネル電界効果トランジスタ4のゲートの接続点と該トラ
ンジスタ4のソース間に第3のNチャンネル電界効果ト
ランジスタ5を挿入接続する。この第3のNチャンネル
電界効果トランジスタ5は、トランジスタ1.4の2個
の駆動信号を整合するために、信号反転用として用いる
ものであり、さらに、この第3のNチャンネル電界効果
l・ランジスタ5のゲートと第1の電界効果トランジス
タ1のゲートとを相互に接続した。
Furthermore, a third N-channel field-effect transistor 5 is inserted and connected between the connection point of the gate of the second N-channel field-effect transistor 4 serving as the gate drive power source and the source of the transistor 4. This third N-channel field effect transistor 5 is used for signal inversion in order to match the two drive signals of the transistor 1.4. 5 and the gate of the first field effect transistor 1 were connected to each other.

また、バイポーラトランジスタ3のコレクタと第3のN
チャンネル電界効果トランジスタ5のドレイン間に抵抗
8.ダイオード7、抵抗6の直列回路を挿入し、抵抗6
及び第3のNチャンネル電界効果トランジスタ5の直列
回路にコンデンサ10とツェリ・−ダイオード9を各々
並列に接続する。
In addition, the collector of the bipolar transistor 3 and the third N
A resistor 8 is connected between the drain of the channel field effect transistor 5. Insert a series circuit of diode 7 and resistor 6, and
A capacitor 10 and a Zeli diode 9 are each connected in parallel to the series circuit of the third N-channel field effect transistor 5.

次に主たる動作について説明する。Next, the main operations will be explained.

正方向の電圧駆動信号が本発明回路のゲート、エミッタ
間に印加された場合はトランジスタ3はオンするが、こ
れは、Nチャンネル電界効果トランジスタ1,5がオン
し、一方Nチャンネル電界効果トランジスタ4は、トラ
ンジスタ5のオンにより、ゲート、ソース間が短絡され
オフすることによる。また、コンデンサ10に充電され
ているところのエネルギーは、抵抗6、Nチャンネル電
界効果トランジスタ5を介して放電される。このコンデ
ンサ10の充電電圧は、トランジスタ4のバイアス電圧
となる。
When a positive voltage drive signal is applied between the gate and emitter of the circuit of the present invention, transistor 3 is turned on, which means that N-channel field effect transistors 1 and 5 are turned on, while N-channel field effect transistor 4 is turned on. This is because when the transistor 5 is turned on, the gate and source are short-circuited and the transistor 5 is turned off. Further, the energy stored in the capacitor 10 is discharged via the resistor 6 and the N-channel field effect transistor 5. The charging voltage of this capacitor 10 becomes the bias voltage of the transistor 4.

したがって、このコンデンサ10に関しては、バイポー
ラトランジスタ3のターンオフ時、すなわち、トランジ
スタ4のオン時に充分なバイアス電圧が確保できるよう
にあらかじめ充分な容量で、しかも、放電用抵抗6を適
当に選定すれば充分なバイアス電圧は確保される。
Therefore, with regard to this capacitor 10, it is sufficient to have sufficient capacitance in advance to ensure a sufficient bias voltage when the bipolar transistor 3 is turned off, that is, when the transistor 4 is turned on, and if the discharging resistor 6 is appropriately selected. A suitable bias voltage is ensured.

一方、電圧駆動信号が零になった場合は、トランジスタ
3はオフするが、これは、Nチャンネル電界効果トラン
ジスタ1,5がオフし、またNチャンネル電界効果トラ
ンジスタ4が、トランジスタ5のオフにより、コンデン
サ10及び抵抗6を介してコンデンサ10の充電電圧に
よってバイアスされ、オンされることによる。これによ
り、バイポーラトランジスタ3はターンオフ動作をへて
、阻止状態となる。この期間中に抵抗8及びダイオード
7を介してコンデンサ10にはツェナダイオード9で決
まる定電圧(ゲート、ソース間耐圧以下)に充電される
On the other hand, when the voltage drive signal becomes zero, transistor 3 is turned off, but this is because N-channel field effect transistors 1 and 5 are turned off, and N-channel field effect transistor 4 is turned off due to transistor 5 being turned off. This is because it is biased by the charging voltage of the capacitor 10 via the capacitor 10 and the resistor 6 and is turned on. As a result, the bipolar transistor 3 completes its turn-off operation and enters the blocking state. During this period, the capacitor 10 is charged via the resistor 8 and diode 7 to a constant voltage determined by the Zener diode 9 (below the gate-source breakdown voltage).

第2図は、本発明の他の実施例を示し、Nチャンネル電
界効果トランジスタ1.4の寄生ダイオードに負荷電流
が流れるのを防止することを目的とし、トランジスタ4
と直列にダイオード11を挿入したものである。
FIG. 2 shows another embodiment of the invention, which is designed to prevent load current from flowing through the parasitic diode of the N-channel field effect transistor 1.4.
A diode 11 is inserted in series with .

一般に、この寄生ダイオードは低速タイプであるために
、これをスイッチング用途で適用した場合に極めて大き
な損失を発生する。したがって、本実施例ではこの寄生
ダイオードを回路構成上通用しないようにすることがで
きる。
Generally, this parasitic diode is of a low-speed type, and therefore, when used in switching applications, extremely large losses occur. Therefore, in this embodiment, this parasitic diode can be made irrelevant in the circuit configuration.

〔発明の効果〕〔Effect of the invention〕

以上述べたように本発明の複合形スイッチ回路は、バイ
ポーラトランジスタと電界効果トランジスタを組合せる
ものにおいて、駆動電源、駆動回路の簡素化が図れ、安
価に製作できるとともに、これを少端子のモジュールに
展開することも可能なものである。
As described above, the composite switch circuit of the present invention, which combines a bipolar transistor and a field effect transistor, can simplify the drive power supply and the drive circuit, can be manufactured at low cost, and can be made into a module with a small number of terminals. It is also possible to expand.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の複合形スイッチ回路の実施例を示す回
路図、第2図は同上他の実施例を示す回路図、第3図は
従来実施例の回路図、第4図は他の従来例の回路図であ
る。 1.4.5・・・Nチャンネル電界効果トランジスタ2
・・・Pチャンネル電界効果トランジスタ3・・・バイ
ポーラトランジスタ 6.8・・・抵抗    7,11・・・ダイオード9
・・・ツェナダイオード IO・・・コンデンサ
Fig. 1 is a circuit diagram showing an embodiment of the composite switch circuit of the present invention, Fig. 2 is a circuit diagram showing another embodiment same as the above, Fig. 3 is a circuit diagram of a conventional embodiment, and Fig. 4 is a circuit diagram showing another embodiment. FIG. 2 is a circuit diagram of a conventional example. 1.4.5...N-channel field effect transistor 2
...P-channel field effect transistor 3...Bipolar transistor 6.8...Resistor 7,11...Diode 9
... Zener diode IO ... capacitor

Claims (1)

【特許請求の範囲】[Claims] バイポーラトランジスタのコレクタ、エミッタ間に第1
の電界効果トランジスタをダーリントン接続し、該バイ
ポーラトランジスタのベース、エミッタ間に同タイプの
第2の電界効果トランジスタを接続し、この第2の電界
効果トランジスタのためのゲート駆動電源をバイポーラ
トランジスタのコレクタ、エミッタ間から取り出す回路
を設け、さらにこの回路から第2の電界効果トランジス
タのゲートに印加される電圧を橋絡することを可能にす
る第3の電界効果トランジスタを設け、該第3の電界効
果トランジスタのゲートと第1の電界効果トランジスタ
のゲートを接続したことを特徴とする複合形スイッチ回
路。
between the collector and emitter of the bipolar transistor.
A second field effect transistor of the same type is connected between the base and emitter of the bipolar transistor, and the gate drive power supply for the second field effect transistor is connected to the collector of the bipolar transistor. A third field effect transistor is provided which makes it possible to bridge the voltage applied from the circuit to the gate of the second field effect transistor. A composite switch circuit characterized in that the gate of the first field-effect transistor is connected to the gate of the first field-effect transistor.
JP655685A 1985-01-17 1985-01-17 Composition type switch circuit Pending JPS61166223A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP655685A JPS61166223A (en) 1985-01-17 1985-01-17 Composition type switch circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP655685A JPS61166223A (en) 1985-01-17 1985-01-17 Composition type switch circuit

Publications (1)

Publication Number Publication Date
JPS61166223A true JPS61166223A (en) 1986-07-26

Family

ID=11641602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP655685A Pending JPS61166223A (en) 1985-01-17 1985-01-17 Composition type switch circuit

Country Status (1)

Country Link
JP (1) JPS61166223A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03129920A (en) * 1989-10-14 1991-06-03 Fuji Electric Co Ltd Light driven semiconductor device
JPH03206710A (en) * 1990-01-08 1991-09-10 Fuji Electric Co Ltd Optically driven semiconductor device
JPH03289713A (en) * 1990-04-05 1991-12-19 Nec Corp Transfer gate circuit
JP2005065165A (en) * 2003-08-20 2005-03-10 Toshiba Corp Semiconductor relay device
JP2009290070A (en) * 2008-05-30 2009-12-10 Mitsubishi Electric Corp Semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03129920A (en) * 1989-10-14 1991-06-03 Fuji Electric Co Ltd Light driven semiconductor device
JPH03206710A (en) * 1990-01-08 1991-09-10 Fuji Electric Co Ltd Optically driven semiconductor device
JPH03289713A (en) * 1990-04-05 1991-12-19 Nec Corp Transfer gate circuit
JP2005065165A (en) * 2003-08-20 2005-03-10 Toshiba Corp Semiconductor relay device
JP2009290070A (en) * 2008-05-30 2009-12-10 Mitsubishi Electric Corp Semiconductor device
US8093660B2 (en) 2008-05-30 2012-01-10 Mitsubishi Electric Corporation Semiconductor device

Similar Documents

Publication Publication Date Title
EP0751621B1 (en) Bootstrap line power supply regulator with no filter capacitor
US4798983A (en) Driving circuit for cascode BiMOS switch
US5617055A (en) Electronic switch having reduced body effect
SE8301128L (en) CONTROL CIRCUIT FOR MONOLITIC INTEGRATABLE LOADS
JPH02214219A (en) Bipolar mos tri-state output buffer
US4717845A (en) TTL compatible CMOS input circuit
JPS61166223A (en) Composition type switch circuit
KR970013619A (en) Power transistor driving circuit in single power supply
US6396333B2 (en) Circuit for synchronous rectification with minimal reverse recovery losses
KR910007260A (en) Devices to Reduce Spike Currents in CMOS Switch Drivers
US4302791A (en) Power supply sequencing apparatus
JPS61166222A (en) Composition type switch circuit
JPS6292518A (en) Mos power device applicable as n- and p-type channel mos transistor
JP2785569B2 (en) 3-state buffer circuit
JPH01228319A (en) Semiconductor integrated circuit
JP2689628B2 (en) Driver circuit
JP2929869B2 (en) 3-state buffer circuit
KR900011024A (en) BiCMOS circuit
JPS61237509A (en) Schmitt trigger circuit
US5483189A (en) Input/output adapted to operate with low and high voltages
KR930004717Y1 (en) High speed cmos dynamic buffer circuit
JP2560365Y2 (en) Bridge connection MOSFET load power control circuit
JPS5911996B2 (en) gate circuit
JPH089629A (en) Bootstrap circuit
JPH0683051B2 (en) Output circuit