SU963046A1 - Многоканальный коммутатор - Google Patents

Description

(54) МНОГОКАНАЛЬНЫЙ КОММУТАТОР

Изобретение относитс  к технике св зи, а именно к задаче построени  устройств узлов коммутации.каналов на сет х передачи дискретной информации и интегрированных АСУ промпредпри тий , а также к задаче построени  кодоимпульсных систем уплотнени  сетей св зи.

Известно устройство дл .управлени  коммутаций сообщений по нескольким каналам передачи, содержащее информационные ,блоки, выходы которых соединены соответственно с входами блока коммутации и элемента ИЛИ, блок селекции управл ющих воздействий , блок управлени , элементы И, первые входы которых соединены с первыми выходами блока управлени , а вторые - с выходами блока коммутгщии, а выходы подключены к входам элементов пам ти, одни выходы котор хх соединены с каналами передач сообщений, а другие - с входами блока селекции управл ющих воздействий, выходы которых подключены к входам блока управлени , с другим входом которого соединен выход элемента ИЛИ

Недостаток известного устройства состоит в том, что при передаче сообщений на сети св зи не учитываетс 

их адрес назначени , наличие элемёнтов пам ти предполагает об зательную задержку передаваемых сообщений , при передаче сообще{ Ий возможен проход одного и того.же сообщени  через одии и тот же узел кбммутсщии , два раза и более. Все это увеличивает врем  действи  сообщений.

Известно устройство дл  адресно10 го управлени  коммутацией сообщений, содержащее каналы передачи сообщений , элементы пам ти, элементы И, блок селекции управл ющих воздействий , блок управлени , блок входts ных воздействий, элемент ИЛИ, блок коммутгихии и информационные блоки, выходы которых соединены с входами блока коммутации и через элемент ИЛИ с первым входом блока вход20 ных воздействий, второй вход которого соединен с первым выходом блока управлени , а шоходы подкйюЧёны к первым входам блока управлени  вторые выходы которого соединены с

25 первыми входами элементов И, вторые входы которого подсоединены к выходам блока коммутации, а выходы - к входам эле дентов пам ти, первые выходы которых соединены с каналсши

30 передачи сообщений, а вторые - с входами блока селекции управл гацйУ воздействий, выходы которого подключены к вторым входам блока управлени  2 J. Недостаток известного устройства состоит в увеличении времени доставки сообщений, св занном с задержкой сообщений в элементах пам ти, а также с веро тностью образовани  петель в маршрут сообщени , т.е. про хождени  одного и того же узла коммутации повторно. : Наиболее близким к предлагаемому  вл етс  многоканальный коммутатор, содержащий информационные блоки, блок коммутации, дешифратор, блок уп равлени , элементы И и ИЛИ, передающие блоки, каналы св зи, причем выхо ды информационных блоков Ьоединены соответственно с первыми входагли бло ка коммутации и через первые входы первого элемента ИЛИ с первым входом дешифратора, выхода которого подключены к первым входам блока управлени , первый выход которого соединен с вторым входом дешифратора, BTO рые ВЫХОДЫ - соответственно с первыми входами первых элементов И, вторые входы которых подключены к перидм выходам блока кo Iмyтaции, а выходы - соответственно к первым вхо,дам элементов пам ти, первые ввлходы которых соединены соответственно с первыми входами вторых и третьих эл ментов И, выходы которых подключены к входам передающих блоков соответственно , первые выходы которых соединены с каналами передач, а вторые соответственно с вторыми входами бл ка управлени , ВТОРОГО элемента ИЛИ и первыми входами адаптивного ком-. мутатора, выход которого подключен третьему входу блока управлени ,. а вторые входы соединены с вторыми вы ходами элементов пам ти, выход второго элемента ИЛИ подсоединен к пер вому входу четвертого элемента И, второй вход которого соединен с вто рым выходом блока коммутации, а выход - с входом генератора тактовой частоты, выход которого подключен к первым выходам п тых элементов И, выходы которых соединены с вторыми входами элементов пам ти,а вторые входы - соответственно с вторыгет входами вторых элементов И, вторыми входами третьих элементов И и вторы ми выходами передающих блоков вы|ходы вторых элементов И через третий элемент ИЛИ подключены к второму входу блока коммутации и второму входу первого элемента ИЛИ ГЗ. Однако в известном устройстве каждое поступившее сообщение после определени  направлени  передач засылаетс  в элемент пам ти (буферн накопитель), что вызывает задержку сообщений и увеличивает его врем  доставки. В то же врем  возможнообразование петель в маршруте сообщени , т.е. в процессе доставки по адресу назначени  рообщёние может неоднократно проходить по одному и тому же устройству узлу) коммутат ции на сети св зи. Это св зано с тем, что не установлен предварительно маршрут сообщени , не учитываютс  в функции управлени  выбором направлени  передач пройденные узлы коммутации . Все это увеличивает .врем  доставки сообщений на сети св зи. Цель изобретени  - повышение быстродействи  многоканального коммутатора . Поставленна  цель достигаетс  тем, что в многоканальный коммутатор , содержащий информационные блоки, выходы которых соединены с соответствующими первыми входами буферного коммутатора, первые выходы которого соединены с первыми входами соответствующих элементов И, передающие блоки , первые выходы которых подключены к соответствующим каналам св зи, введены блок выбора маршрута сообщени  и блоки контрол , вторые входы элементов И подключены к выходам соответствующих информационных блоков, выходы- к соответствующим первым входам блока выбора маршрута сообщени , первые и вторые выходы которого соединены соответственно с вторыми и третьими входами буферного коммутатора , вторые выходы которого соединены с вторыми входами блока выбора маршрута сообщени , третьи выхо-ды - с входами соответствующих передающих блоков, первые и вторые выходы передающих, блоков соединены соответственно с первымии вторыми входами соответствующих блоков контрол  , выходы которых соединены с третьими входами блока выбора маршрута сообщени . Блок выбора маршрута сообщени  со держит блоки наличи  информации, регистр записи, дешифраторы, формирователи импульсов, триггеры, узел . согласовани , узел выбора приоритетного направлени , формирователь ответа абоненту, группы элементов И, элементы И и ИЛИ, выходы блоков наличи  информации соединены с первыми входами соответствующих элементов И первой группы, вторые входы которых объединены и подключены к выходу первого элемента ИЛИ, выходы элементов И первой гр1ппы соединены с перилми входа14И соответствук дих элементов И второй группы, выходы которых соединены с первыми входами соответствующих триггеров, выходы триггеров соединены с соответствующими входами первого элемента ИЛИ, первыми входами узла выбора приоритетного направлени  и через соответствующие первые формирователи импульсов с входами второго элемента ИЛИ, выход KOTopoiro соединен с первым входом первого элемента И, выход которого соединен с первым входом узла согла совани , выход третьего элемента ИЛ соединен с входом регистра записи, первый выход которого соединен, с первыми входами второго и третьего элементов И, вторые выходы регистра записи соединены с входами первого, второго и третьего дешифраторов, третьи выходы через четвертый дешиф ратор - с входами четвертого элемен та ИЛИ, выход.-которого соединен с первым входом четвертого элемента И выход четвертого элемента И соединен через формирователь ответа абоненту с первым входом п того элемен та И и через второй одновибратор с . вторым входом второго элемента И, заход которого соединен с вторым входом первого элемента И, выход ine вого дешифратора соединен с вторым входом четвертого элемента И и объе диненными вторытли входами элементов И второй группы, выход второго дешифратора соединен с объединенными вторыми входами триггеров, выход третьего дешифратора соединен через третий формирователь импульсов вторым входом третьего элемента И, выход которого соединен с вторым входом п того элемента ИЛИ, выход которого соединен с вторым входом узла выбора приоритетного направлени , выходы которого соединены с вт t ранал входами узла согласовани , вхо ды третьего элемента ИЛИ объединены с входами соответствующихгблоков наличи  информации , и подключены к первым входам блока выборамйршрута сообщени , третьи и четвертые вх ды узла согласовани  и узла выбора приоритетного направлени  соответственно объединены и подключены к второму и третьему входам блока вы бора маршрута сообщени  соответстве но, выходы четвертого дешифратора и выходы узла согласовани  соединены соответственно с первыми и вторыми выходс1ми блока выбора маршрута сооб шенн  с.. . На фиг.1 приведена блок-схема предлагаемого многоканального комму татора; на фиг.2 - функциональна  схема блока выбора маршрута сообщени ; на фиг.З - то же, буферного ком мутатора; на фиг.4 - то же, узла сог ласовани -блока выбора маршрута сооб щени ; на фиг.5 - то же, формировател  ответа абоненту блока выбора маршрута сообщени ; на фиг.6 - то же узла выбора приоритетного направлени  блока выбора маршрута сообщени  на фиг.7 - временные диаграммы, отображающие прохождение сигналов на выходах блоков. Блок-схема многоканального коммутатора поискового способа коммутации {фиг.1 содержит информационные блоки 1 -1ги представл к цие собой приемные блоки аппаратуры передачи данных (например АПД-МПП, элементы И , буферный коммутатор 3, блок 4 выбора маршрута сообщени , блоки 5 контрол  ( каждый из которых состоит , например, из схемы определени  работоспособности, вход которой подключен к одному из выходов передающего блока и котора  определ ет исправность передающего блока, и схемы контрол  каналов св зи, котора  подключена к йыходу передающего блока и каналу св зи и определ :ет йсправность последнего, причем выходы схем определени  работоспособности и контрол  каналов св зи объединены на элемент ИЛИ), передаюцие блоки и каналы 71-7; |Св зи. Блок 4 выбора маршрута сообщени  (фиг.2) включает узел 8 согласовани , третий элемент ИЛИ 9, регистр 10,записи , блоки llj, наличи  информации , элементы И , первой группы, первый элемент ИЛИ 13, второй и третий элементы И 14 и 15, третий формирователь 16 импульсов, дешифраторы 17 - 20, п тый элемент ИЛИ 21, четвертый элемент ИЛИ 22, четвертый элемент И 23, элементы И 24 24уи группы, формирователь 25 ответа абоненту, второй формирователь 26 импульсов, первый элемент И 27, триггер , узел 29 выбора приоритетного направлени , первые форкмрователи 30,-30 импульсов, втоЧ рой элемент ИЛИ 31, первые входы , первые выходы , вторые и третьи входы 35, вторые выходы 3 -36. Буферный коммутатор 3 сФиг.3) содержит третьи элементы И 37 -37, первые регистры 38, первые и вторые дешифраторы , и , первые и вторые триггеры и , вторые и первые элементы ИЛИ ,„и , первые, вторые и четвертые элементы И 45, 4 -46 t и , третьи дешифраторы 48 вторые регистры , третьи, первые и вторые входы , 52, первые третьи и вторые выходы ,, 54 - 54,„и ,. Уэел 8 согласовани  блока 4 (фиг.4) включает входы 56 и , элементы ИЛИ ,, элементы И . . Формирователь 25 ответа абоненту фиг.5 содержит вход 60, триггер 61, первый элемент И 62, генератор 63 тактовой частоты, распределитель 64, вторые элементы И 65, регистр 66, элемент ИЛИ 67, выход 68.

Узел 29 выбора приоритетного направлени  (фиг,6) включает входы к 70, элeJVIeнты И и 72,-72 , выходы ,

На фиг.7 обозначены выход Ы - сигнал на 1-ом выходе N-ой позиции, 5 код X запроса на передачу. Код у ответа абонента-получател  на запрос абонента-источника, код Z окончани  св зи.

Многоканальный коммутатор работа- 10 ет следующим образом.

Дл  выбора пути доставки сообщени  между некоторым |-ым многоканальным ., т атором и j-ым некртррый абонент-источник из информационного 15 блока- 1 1-го KOf/iMyTaTopa фсэрлшрует поисковый сигнал х, содерх ащий информацию о виде сигнала Поиск и адреса назначени  абонента-получашел , принадлежащего j-ому коммута- 20 тору. Сформированный сигнал Поиск j посылаетс  и;.з -огокоммутатора ко всем соседним. Соседний коммутатор п, прин в поисковый сигнал, запоминает его вместе с номером направлени  25 (информационного блока 1), откуда он поступил, и провер ет, не совпадет ли адрес назначени  j-oro коммутато ра с адресом данного коммутатора п.

Если j п, то коммутатор п пербда -, ет сигнал Поиск/ всем своИм соседним коммутаторам и т.д. до тех пор, пока поисковый сигнал не поступит в конечный коммутатор j.

В процессе передачи поискового сигнала по сети последний может посту-35 пать на коммутатор п от разных соседних коммутаторов последовательно пр несколько раа. Если данный поискоилй сигнал уже прин т, то последующее его по вление не принимаетс  к 40 анализу. Кроме того, возможно одно временное поступление одного и того же сигнала рт нескрльких соседних: крммутатрров. В этом случае св зь организуетс  схемами приоритетного 45 выбора. Этим достигаетс  минимизаци , путем прохождени  сообщени  коммутаторами 1 и j по времени. Та КИМ образо волны поисковых сигналов вы вл ют кратчайшие по времени д путк между .)-ым и j-ым коглмутаторами .

При попалании поисковрго сигнала на конечный коммутатор j на нем фор«-миррвателем 25 ответа формируетс  , .ответный сигнал Ответ j-i, который передаетс  от j к по тем направлени м , которые были зафиксированы как кратчайшие при прохождении сигнала ПОИСК j.

Когда ответный сигнал достигает абонента-источника, то последний посылает сигнал завершени  поиска, по которому элементы с пам тью бло KPS 4 выбора маршрутов сообщенй   - , 65

сбрасываютс  в исходное состо ние, и начинает передачу слова сробщени  по вы вленному на сети кратчайшему пути. По окончании передачи следует команда конца текста Z, по которой снимаетс  коммутаци  на сети св зи дл  передачи данного сообщени .

Учитыва , что преимущественно используютс  дуплексные каналы св зи. (современна  аппаратура передачи данных обуславливает примущественно дуплексную св зь как наиболее помехоустойчивую и экономическую ), считаем , что число вход щих каналов ( инфьрмационных блоков 1 равно числу каналов св зи (передающих блоков jy,) и равно jM . В этом случае используетс  одинаково и приемна  и передающа  части аппаратуры передачи данных.

Рассмотрим подробно прохождение команд и установление св зи в предлагаег юм многоканальном коммутаторе фиг. i; .

Пусть команда (сигнал) Поиски (.х) поступает на некоторый ч-ый коммутатор одновременно от втррого и третьего информационных блоков 1 (фиг.7). Тогда данный сигнал Ху проходит на соответствующие первые входы 51- и 51, буферного коммутатора 3, от которых поступает через регистры 38 и 38} на элементы ИЛИ . Учитыва , что элементы ИЛИ закрыты, на их выходах сигналрв не будет. Кроме того, данный сигнал X с выходрв информационных блоков l-L и 1 также поступает через открытые элементы И 2, и 2 на первые входы 32 и 32 блока 4 и через элемент iЛИ 9 в регистр 10. От входов 32 и 32 сигнал х подаетс  на входы блоков llj, и 11 наличи  информации , на их выходах по вл етс  потенциал, который через открытые первые элементы И 12 и 12 поступает на входы соответствующих элементов И 24,j. и 24-J . Сигнал на выходах блоков наличи  информации, представл ющих собой триггер Шмидта с интегрирующей R-C-цепью на входе , по длительности равен сигналу х Сигнал X последовательно во времени заполн ет йчейки регистра 10, продвига сь к последней, выход котррой  вл етс  первым выходом регистра 10. Вторые выходы регистра 10 - выходы  чеек, в которых при полном заполнении регистра 10 должен находитьс  код команды, третьи выходы 4; выходы  чеек, в которых находитс  код адреса назначени  при полном заполнении регистра 10. На код команды Поиск Срабатывает. Дешифратор 18, на его выходе по вл етс  потенциал, который подаетс  на вход элемента И 23 и входы элементов И 24 -24щ, причем на

выходе элемента И 23 потенциала неТ, так как он закрыт; по первому входу, а на выходах элементов И 2 и 24 есть потенциалы, последние перебрасывают триггеры 28 и 28 в единичные состо ни . Потенциалы с единичных выходов данных триггеров через элемент ИЛИ 13 закрывают элементы И 12-12, запреща  прохождение через них сигналов от Ьлоков-{1 --i-f наличи  информации. Это необходмо дл  обеспечени  помехоустойчивости при процессе поиска кратчайшего пути и дл  того, чтобы последующие сигналы Поиск и от других многоканальных коммутаторов больше не вызывали ерабатываний в блоке 4 (см. описанный выше метод поиска), св занный с ретрансл цией команды Поиск и.

Если и не  вл етс  адресом данного i-oro коммутатора, то дешифратор 18 не срабатывает, пйЭ-Трму в данном случае элемент И 23 заперт и Фopмиpoвateль 25 в работу не включаетс .

Кроме того, сигналы с выходов триггеров 28/2. и 28 поступают на первые входы 69 и 69 узла 29 выбора и на входы формирователей 30 и ЗО импульсов , которые срабатывают, на их выходах по вл ютс  импульсы, длительность которых равна длительности сигнала х. Начало импульсов на выходах дл  надехдаости работы несколько (на такт J опережает по вление импульса на первом выходе регистра 10 (это делаетс  соответствующим выбором чис ла  чеек последнего). Сигнал х с выхода регистра 10 через открытые, элементы И 14 и 27 поступает на вход 56 схекы 8 согласовани  (фиг.4), в которой через элемент ИЛИ и открытые элементы И ,,он передаетс  на выходы , блока 4 От выходов и блока 4 сигн.ал подаетс  на входы 50 буферного коммутатора 3, от которых через элементы И он поступает на выходы 54 -54tfl буферного коммутатора 3 и далее в передакицие блоки 6 -б. Сигнал х передаетс  всем соседним с данным ч-ым многоканальным коммутаторам .

Блоки 5 контрол  анализируют работоспособность и исправность каналов 74-7iy, св зи и передающих блоков 6 Если канал св зи и передающий блок 6| исправны, то на выходе блока 5 контрол  нет потенциала , следовательно, нет потенциала на соответствующем входе блока 4, но если канал 7 или передакнци блок 6. неисправен, то на выходе блоков 5 контрол  будет потенциал, который поступит на блока 4 и тем сё1МыМ исключит из работы i-o направление передач, так как будут

заперты элемент И 59 в узле 8 согласовани  и элемент И в узле 29 илбора.

Рассмотрим вариант работы блока 4 распределени  запросов, когда адрес п Назначени  совпадает с адре -сом j данного многоканального коколутатора .

В этом случае срабатывают дешифраторы 18 и 20, причем на одном из выходов j дешифратора 20 адреса назначени  сообщени  по витс  потенциал.. Потенциал на выходе дешифратора 20 устанавливает -ое направление канала 1 св зи, к которому подсоединен абонент-получатель. Потенциал с выхода элемента ИЛИ 22 открывает элемент И 23. Потенциал с выхода дешифратора 18 поступает через открытый элемент И 23 { помимо описанного вьвие процесса, св занного с поступлением потенциала от дешифратора 18 на триггеры 28 на вход формировател  26 и на вход 60 формировател  2 ответа. При этом формирователь 26 срабатывает, запреща  прохождение сигнала х через элемент И 14, так как на выходе формировател  26 сигнал имеет длительность, превышающую на один такт Сдл  надежности) длительность сигнала х. В формирователе 25 ответа (фиг.5) триггер 61 перебрасываетс  в нулевое состо ние и разрешает прохождение импульсов тактовой частоты генератора 63 через элемент И 62. На выходах распределител  64 последовательно во времени по вл ютс  импульсы, которые последовательно открывают элементы И 65, тем самым считыва  записанную в регистре 66 команду.Ответ j- 1 через элемент ИШ1 67, выход 68 на первый вход-п того элемента ИЛИ 21. С по следнего выхода распределител  64 триггер 61 перебрасываетс  в исходное единичное состо ние, тем самым прекраща  формирование команды Ответ j- I. Последн   через элемент ИЛ 21 поступает на вход 70 узла 29 выбора .

Узел 29 выбора работает следующим образом.

На первые- входы поступают сигналы от триггеров , которые устанавливают по какому входу {от какого информационного блока пришел сигнал Поиск х. Пусть в рассматирваемом случае сигнал пришел одновременно по двум входам от информационных блоков 1 и 1- и присутствует на входах 69/г. и 69-j узлы 29 выбора. По входам поступают сигналы запрета, устанавливающиё , какие исхоД5пцие направлени  передач неисправны а по входам 34,, сигналы, устанавливающие, какие канс1ЯЫ св зи зан ты передачей в насто щий момент (по каким каналам установлены соединени ). Элементы И 71 -71jyi соединены по приоритетному принципу, т.е. если есть сигнал на выходе элемента И 7i|, то этот сигнал закрывает Bqe элементы И 71i, причем j i. Таким образом, сигнал Ответ J-I - у проходит через элемент И 72 и с выхода 73 узла 29 выбора поступает на вход 57, узла 8 согласовани  . в котором через элемент ИЛИ 58,j и элемент И 59. подаетс  на выход 33. выделени  запросов . С выхода ЗЗа. блока 4 сигнал .V подаетс  на вход 50,j буферного комj TaTopa 3, в котором происходит следук дее . Команда Ответ j проходит через элемент И 37,j, и поступает на передающий блок б, от которого передаетс  в канал 7. Кроме того, от соответствующего первого выхода 33 блока 4 потенциал поступает на второй вход 52J коммутатора 3 и через элемент И46 подготавливает соответствующие элементы ИЛИ 44 .

Рассмотрим вариант приема сигнала Ответ j-i - у, т.е. сигнал Ответ поступил. рт информационного блока 1 фиг.7). Сигнал S поступает на вход 51 комг/1утатора 3, в котором проходит через первый регистр 38 сдвига. При этом на выходе,первого дешифратора 3 по вл етс  до.тенциал Первый дешифратор 39 срабатывает пр прохождении через регистр 38 команды ответ или Начало текст По тенциал с выхода первого дешифратор ра 39/ устанавливает триггер 41.в нулевое состо ние, т.е. на его нуле|вом выходе присутствует потенциал, ;подаваемый на первые входы соответствуюЕЩХ первых элементов И . Кроме того, одновременно команда ( сигнал) Уц поступает на первый вход 32 блока 4 и через элемент ИЛИ 9 проходит в регистр 10 записи. При этом срабатывает дешифратор 17 (срабатывающий на команду Ответ ; . Потенциал с выхода дешифратора 17 поступает на формирователь 16, которыЯ срабатывает и открывает элемент 15 на врем ,равное времени прохождени  сигнала /j с выхода регистра 10 через элемент И 15, элемент ИЛИ 21 на вход 70 узла 29 выбора, в котором выбираетс  передача по ВЕЛХОДУ Зба из разрешенньлх триггерами 28 и 28з выходов 36 и 36. Следует отметить, что сигнал с выхода регистра 10 не проходит через элемент И 27, так как он закрыт в это врем  по второму входу.

С вызсода 36 2. блока 4 сигнал V подаетс  на вход коммутатора 3. С входа 50 сигнал у. поступает через элемент И 37 на выход 54, коммутатора 3, с которого подаетс  на

переда.ющий блок 6 и от него в канал 7 св зи, от которого пришел сигнал Поиск к второму информационному блоку 1. Кроме этого, сигнал х, от входа 50,. подаетс  во второй регистр 492,. Деьлифратор 48,2. сраба тывает на команду Ответ, на еговыходе по вл етс  потенциал, который через второй элемент И 46 подаетс  на соответствующие первые элемен-ты ИЛИ 44. При этом срабатывает, один элемент ИЛИ 44, на первом входе которого есть потенциал от нуле вого выхода первого триггера 4Lf . Импульсом с выхода элемента ИЛИ 44 перебрасываетс  в единичное состо ние соответствующий второй триггер 42 При этом потенциал с его единичного, .выхода запретит работу соответствую- щих элементов И 44.-44 первые входы которых соединены с выходами триггеров , и отЛрОет второй элемент И 46, через который будет передаватьс  информаци  от первого входа 51,j к выходу 54, т.е. уста- . новлена ( зарезервирована коммутатором цепь св зи: информационный блок Ij, первый вход 51 , регистр 38. второй элемент И 46, третий эле- мент И 37 , третий выход 54-, передающий блок 6 , канал 7 свйзи.

Как только многоканальный коммутатор с абонентом-источником, пославшим сигнал х, получит сигнал Y. абонент-источник посылает сигнал Заверш. J, принима  который в мног гоканальных коммутаторах срабатывает дешифратор 19 блока 4. При этом в блоке 4 триггеры 28 -28 сбрасываютс  в исходное нулевое состо ние, срабатывают формирователи 30 -30 и сигнал Заверш. -j передаетс  соседним коммутаторам как и сигнал х, кроме того, первые элементы И 1 12jj , открыты и коммутатор готов к приему следующего сигнала Поиск.

После сигнала Заверш. абонент-источник начинает передавать информацию по установленному на сети св зи пр мому каналу к абонентуполучателю . Информаци  начинаетс  кодовым признаком Начало текста { , который в нашем случае поступает от второго информационного блока 1,2 на первый вход 57 коммутатора 3. При этом срабатывает дешифратор 392, и триггер 412. перебрасываетс  в нулевое -состо ние. На выходе . по вл етс  потенциал, запрещающи прохождение информации на блок 4. По окончании передачи следует кодовый признак Конец текста - Z, по которому срабатывает дешифратор 40,,, триггеры 41g и 42 возвращаютс  в исходное состо ние, тем самым разрываетс  св зь между абонентом-йс трчником и абонентом-получателем. В известном многоканальном комму таторе при передаче сообщени  маршipyT в ббщем случае выбираетс  минимальным по длине с числом промежуточных устройств коммутации, равньм N, среднее врем  задержки в каждом прометкуточном устройстве коммутации равно (f-f . В предлагаемом многоканальном ко мутаторе выбираетс  минимальный по длине мардрут дл  передачи сообщени  на сети св зи с числом промежуточных коммутаторов, равным N., при чем . Задержка при передаче сообщени  равна величине и вызва на временем поиска кратчайшего пути учитыва , что команда Поиск, Ответ , Заверш. значительно меньше по длитрльности сообщени , то очеви но что ах tAi ;.Тогда эффективность предлагаемого коммутатора определит с  формулой Э - N а- 1 Фо жиула изобретени  1.Многоканальный коммутатор, со держащий информационные блоки, выходы которых соединены с соответствующими первыми входами буферного коммутатора, первые выходы которого соединены с первыми входами соответ ствующих элементов И, передающие бл ки, первые выходы которых подключены к соответствующим каналам св зи, отл, ичающийс  тем, что, с целью повышени  быстродейсггви , в него введены блок выбора маршвута сообщени  и блоки контрол , вторые входы элементов И подключены к выхо дам соответствующих информационных блоков, выходил - к соответствующим первым входам блока выбора маршрута сообщени , первые и второе выходы которого соединены соответственно с вторыми и третьими входами буферного коммутатора, вторые выходы которого соединены с вторыми входайи блока выбора маршрута сообщени , третьи выходы - с входами соответствующих передающих блоков, первые и вторые выходы передающих блоков соединены соответственно с первыми и вторыми входами соответствующих блоков контрол , выходы которых соединены с третьими входами блока выбора маршрута сообщени . 2.Коммутатор по п. 1, о т л и чающийс  тем,что блок выбора маршрута сообщени  содержит блок наличи  информации, регистр записи, дешифраторы, формирователи импульсов, триггеры, узел согласо1вани , узел выбора приоритетного направлени , формирователь ответа абоненту , группы элементов И, элементы и и элементы ИЛИ, выходы блоков наличи  информации соединены с первыми входами соответствующих элемен-; тов И первой группы, втцрые входы которых объединены и подключены к выходу первого элемента ИЛИ, выходы элементов К первой группы соединены с первыми входа 4И соответствующих элементов И второй группы, выходы которых соединены с первыми входами соответствующих триггеров, выходы триггеров соединены с соответствующими входами первого элемента ИЛИ, первыми входами узла выбора приоритетного направлени  и через соответствующие , первые формирователи импульсов - с входами второго элемента ИЛИ, выход которого соединен с первым вхо .дом первого элемента И, выход которого соединен с первым входом узла согласовани , выход третьего элемен- . та ИЛИ соединен с входом регистра записи , первый выход которого соединен с первыми входами второго и третьего элементов И, вторые выходы регистра записи соединены с входами первог -:, второго и третьего дешифраторов, третьи выходы через четвертый дешифратор - с входами четвертого элемон™ та ИЛИ, выход которого соединен с первым входом четвертого элемента И, выход четвертого элемента И соединен через формирователь ответа абоненту с первьвд входом п того элемента И и через второй одновибратор с вторым входом второго элемента И, выход ко .торого соединен с вторым входом первого элемента И, выход первого дешифратора соединен с вторым входом четвертого элемента И и объединенными вторьми входами элементов И второй группы, выход второго дешифратора соединен с объединенными вторыми входёи«и триггеров, выход третьего дешифратора соединен через третий формирователь импульсов с вторым входом третьего элемента И, выход которого соединен с вторым входом п того элемента ИЛИ, выход которого соединен с вторым входом узла выбо у ра приоритетного направлени , выходы которого соединены с вторыми вхоДс1ми узла согласовани , входы третьего элемента ИЛИ объединены с входами соответствующих блоков наличи  инфо1 1ации и подклю ёны к первым входам блока выбора маршрута сообщени , третьк и четвертые входы узла согласовани  и узла выбора приориTeTHofo направлени  соответственно объединены и подключены к второму и третьему входам блока выбора маршрута сообщени  соответственно, выходы четвертого додифратора и выходы узла согласовани  соединены соответственно с первыми и вторыми выходами блока выбора маршрута сообщени .

: Источники информации, прин тые во внимание при экспертизе

1. Авторское свидетельство СССР ; 595704, -кл. G 08 С 15/06, 1977.

свидетельство ССбр 08 С 15/06, 1977.

свидетельство СССР 0% С 15/06,1978 (про

3J, Хг m

Ж

фаг.2

J3/

33,

S7, S72 ... )gB7m

ЗЗп

. . . (Ж

56 -ff фиг.

S8

Claims (2)

1. Формула изобретения

   1. Многоканальный коммутатор, содержащий' информационные блоки, выхода которых соединены с соответствующими первыми входами буферного 30 коммутатора, первые выходы которого соединены с первыми входами соответствующих элементов И, передающие блоки, первые выходы которых подключены к соответствующим каналам связи, 35 отл.ичающийся тем, что, с целью повыиения быстродействия, в него введены блок выбора маршрута ' сообщения и блоки контроля, вторые входы элементов И подключены к выхо- 40 дам соответствующих информационных блоков, выхода - к соответствующим первым входам блока выбора маршрута сообщения, первые и вторые выходы которого соединены соответственно 45 с вторыми и третьими входами буфер ного коммутатора, вторые выходы которого соединены с вторыми входами блока выбора маршрута сообщения, третьи выхода - с входами соответ- _ ствующих передающих блоков, первые ⁵ и вторые выходы передающих блоков соединены соответственно с первыми и вторыми входами соответствующих блоков контроля, выходы которых соединены с третьими входами блока вы- 55 бора маршрута сообщения.
2. 2. Коммутатор по π. 1, о т л и чающийся тем,что блок выбора маршрута сообщения содержит блок наличия информации, регистр 60 записи, дешифраторы, формирователи импульсов, триггеры, узел согласоIвания, узел выбора приоритетного направления/ формирователь ответа абоненту, группы элементов И, элемен ты И и элементы ИЛИ, выходы блоков наличия информации соединены с первыми входами соответствующих элементов И первой группы, вторые входы которых объединены и подключены к выходу первого элемента ИЛИ, выходы элементов И первой группы соединены с первыми входами соответствующих элементов И второй группы, выходы которых соединены с первыми входами соответствующих триггеров, выходы триггеров соединены 'с соответствующими входами первого элемента ИЛИ,' первыми входами узла выбора приоритетного направления и чёрез соответствующие, первые формирователи импульсов - с входами второго элемента ИЛИ, выход которого соединен с первым входом первого элемента И, выход которого соединен с первым входом узла согласования, выход третьего элемента ИЛИ соединен с входом регистра записи, первый выход которого соединен с первыми входами второго и третьего элементов И, вторые выходы регистра записи соединены с входами первого, второго и третьего дешифраторов, третьи выхода через четвертый дешифратор - с входами четвертого элемента ИЛИ, выход которого соединен с первым входом четвертого элемента И, выход четвертого элемента И соединен через формирователь ответа абоненту с первь®4 входом пятого элемента Ии через второй одновибратор с вторым, входом второго элемента И, выход которого соединен с вторым входом первого элемента И, выход первого дешифратора соединен с вторым_ входом четвертого элемента И и объединенными вторыми входами элементов И второй группы, выход второго дешифратора соединен с объединенными вторыми входами триггеров, выход третьего дешифратора соединен через третий формирователь импульсов с вторым входом третьего элемента И, выход которого соединен с вторым входом пятого элемента ИЛИ, выход которого соединен с вторым входом узла выбо γ ра приоритетного направления, выходы которого соединены с вторыми входами узла согласования, входы третьего элемента ИЛИ объединены с входами соответствующих блоков наличия информации и подклю ёны к первым входам блока выбора маршрута сообщения, третьи и четвертые входа узла согласования и узла выбора приоритетного направления соответственно объединены и подключены к второму и третьему входам блока выбора маршрута сообщения соответственно, выходы четвертого дешифратора и выходы узла согласования соединены соответственно с первыми и вторыми выходами блока выбора маршрута сообщения.