SU960953A1 - Элемент пам ти - Google Patents
Элемент пам ти Download PDFInfo
- Publication number
- SU960953A1 SU960953A1 SU813247293A SU3247293A SU960953A1 SU 960953 A1 SU960953 A1 SU 960953A1 SU 813247293 A SU813247293 A SU 813247293A SU 3247293 A SU3247293 A SU 3247293A SU 960953 A1 SU960953 A1 SU 960953A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- memory element
- dielectric
- dielectric layer
- metal electrode
- semiconductor substrate
- Prior art date
Links
Description
(54; ЭЛЕМЕНТ
Изобретение относитс к запоминающим устройствам, в .частности ; к энергозависимым, электрически репро граммируемым запоминающим устройствам , построенных на основе МДП-элементов пам ти (металл-диэЛектрикполупроводник ).
Известен МДП-элемент пам ти, содержащий полупроводниковую.подложку, на которой последовательно расположены первый диэлектрический слой, плавающий затвор, второй, диэлектрический слой и металлический электрод {1 .
Недостатки данного элемента пам ти заключаютс в том,, что небольшие металлические частицы в плавающем затворе разнесены на рассто нии, недостаточном дл предотвращени поперечной проводимости за счет пр мого туннелировани между части1;ё1ми , и поэтому зар д тер етс через слабые места и микроотверсти и тонком диэлектрическом слое, после - 10 циклов запись - стирание информации, характеристики элемента пам ти ухудшаютс .
Наиболее близким техническим решением к изобретению вл етс МДПэлемент пам ти, содержащий полупроводниковую подложку, на которой последовательно нанесены первый диэлектрический слой, второй диэлектрический слой и металлический электрод . Во втором диэлектрическом слое имеютс глубокие ловушки, на которых захватываютс инжектированный через первый диэлектрический слой зар д 2 .
10
Недостатки элемента пам ти заключаютс B.TOM, что после 10 -10 циклов запись - стирание информации, элемент пам ти утрачивает способность накапливать и хранить зар д
15 из-за деградации второго диэлектрика.
Целью изобретени вл етй повышение надежности элемента пам ти.
Поставленна цель достигаетс тем, что элемент пам ти содержит полупроводниковую подложку, на которой последовательно ра.сположенн первый и второй диэлектрические слои и металлический электрод. Во втором диэлектрическом слое расположены ди25 электрические области, причем размеры диэлектрических областей и рассто ние между ними составл ют 1050 S.
На чертеже изображен предлагаемый 30 элемент пам ти, общий вид.
Элемент пам ти содержит полупроводниковую подложку 1, первый диэлектрический , слой 2, второй диэлекрический слой 3, в котором расположены диэлектрические области 4 и металлический .электрод 5.
Диэлектрические области 4 можно получ ать, изменив или температуры осаждени слоев, или же содержани какого-либо основного химического элемента, вход щего в состав диэлекрика .
Элемент пам ти работает следующи образом. .
Дл записи информации к металлическому электроду 5 элемента пам ти подаетс импульс напр жени . Амплитуда импульса напр жени выбираетс так, чтобы напр женность электрического пол во втором диэлектрическом слое достигала {3-б)-10 В/см, При этом происходит сильна инжекци носителей зар да из полупроводниковой подложки 1 в первый диэлектрический слой 2 и затем носители достигают второго диэлектрического . сло 3. Инжектированные носители зар да захватываютс глубокими ловушками в объеме второго диэлектрического сло 3. После окончани импульса напр жени носител .зар да длительное врем остаютс - захваченными в глубоких ловушках.
Носители зар да, захваченные во втором диэлектрическом слое 3 измен ют величину, потенциала плоских зон элемента пам ти. Потенциалом плоских зон элемента -пам ти вл етс , такое напр жение на металлическом электроде 5, при котором изгиб зон полупроводниковой подложки ра.вен нулю, . .
Зависимость величины потенциала плоских зон элемента пам ти от амплитуды импульса напр жени носит гистерезисный характер. Приложенный к металлическому электроду 5 положительный импульс напр жени (относительно полупроводниковой подложки 1) вызовет накопление отрицательного зар да, величина потенциала плоских зон элемента пам ти становитс более положительной. Приложенный к металлическому .электроду 5 отрицательный импульс на;пр жени 1вызовет уменьшение накопленного отрицательного зар да или накопление положительного зар да. При этом величина потенциала плоских зон элемента пам ти делаетс - более отрицательной. Таким образом в зависимости от пол рности и амплитуды -пол ризующего импульса напр жени , предварительно поданного на металлический электрод 5, величина потенциала плоских зон элемента
пам ти может принимать разные значени . Два из крайних значений потенциала плоских зон принимаетс за положени окна переключени элемента пам ти, В первом случае элемент-пам ти находитс в состо нии логической ., а во втором случае он находитс в состо нии логического О, В режиме работы элемента па- м ти производитс многократное переключение его из одного логического состо ни в другое, .
Испытани элемента пам ти, у которого в качестве полупроводниковой подложки 1, первого диэлектрического
5. сло 2, второго диэлектрического « сло 3 и диэлектрической области 4 использованы соответственно.г
Р-Тип .кремни с концентрацией основных носителей зар да 10 ,
Q двуокись кремни толщиной 10-13 А, (читрид кремни толщиной 600-1200 А
нитрид кремни , обогащенный крем нием , по.казали, что введение диэлектрических областей 4 во второй
диэлектрический слой 3 приводит
к увеличению срока службы МДП-элемента пам ти в режиме многократных v циклов запись - стирание информации в 10 - 10 раз по сравнению с МДП-элементом пам ти, не имеющий
диэлектрические обласуи 4 (т.е, второй диэлектрический слой имеет однородную стехиометрическую структуру по свей толщине),
Использование предлагаемого элемента пам ти, например в схемах
реверсивных запоминающих устройств, позвол ет создать запоминающее устройство с объемом пам ти и быстродействием в микросекундном
диапазоне. ;
Claims (2)
- Формула изобретени I . Элемент пам ти, содержащий полупроводниковую подложку, на которой последовательно расположены первый и второй диэлектрические слои и металлический электрод, отличающийс тем, что, с целью повышени надежности элемента пам ти, он содержит диэлектрические области, расположенные во втором диэлектрическом слое, причем размеры диэлектрических областей и рассто ние между ними составл ют 10-50 S,Источники информации, прин тые во внимание при экспертизе1,Патент США. 3500142,кл.317-235, 1970.
- 2.Патент США 3590337,кл.317-234, 1971 (прототип).,
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813247293A SU960953A1 (ru) | 1981-02-06 | 1981-02-06 | Элемент пам ти |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813247293A SU960953A1 (ru) | 1981-02-06 | 1981-02-06 | Элемент пам ти |
Publications (1)
Publication Number | Publication Date |
---|---|
SU960953A1 true SU960953A1 (ru) | 1982-09-23 |
Family
ID=20942809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813247293A SU960953A1 (ru) | 1981-02-06 | 1981-02-06 | Элемент пам ти |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU960953A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7834392B2 (en) | 2001-10-31 | 2010-11-16 | Sandisk Corporation | Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements |
-
1981
- 1981-02-06 SU SU813247293A patent/SU960953A1/ru active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7834392B2 (en) | 2001-10-31 | 2010-11-16 | Sandisk Corporation | Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4684972A (en) | Non-volatile amorphous semiconductor memory device utilizing a forming voltage | |
US6992323B2 (en) | Memory cell | |
US7145793B1 (en) | Electrically addressable memory switch | |
US4143393A (en) | High field capacitor structure employing a carrier trapping region | |
US4334292A (en) | Low voltage electrically erasable programmable read only memory | |
US3877054A (en) | Semiconductor memory apparatus with a multilayer insulator contacting the semiconductor | |
USRE31734E (en) | Moderate field hole and electron injection from one interface of MIM or MIS structures | |
JPH01115165A (ja) | Si豊富な窒化シリコンの電荷トラツピング層を有する持久性メモリ・セル | |
US4068217A (en) | Ultimate density non-volatile cross-point semiconductor memory array | |
US3906296A (en) | Stored charge transistor | |
KR19980024074A (ko) | 금속-강유전체-금속-절연체 반도체 구조를 기본으로 한 비휘발성 메모리 | |
US3590337A (en) | Plural dielectric layered electrically alterable non-destructive readout memory element | |
US3992701A (en) | Non-volatile memory cell and array using substrate current | |
US3838405A (en) | Non-volatile diode cross point memory array | |
KR960043249A (ko) | 불휘발성 반도체 기억 장치 | |
US20040227136A1 (en) | Erasing and programming an organic memory device and methods of operating and fabricating | |
SU960953A1 (ru) | Элемент пам ти | |
US4106107A (en) | MIS readout device with dielectric storage medium | |
JPH07106440A (ja) | 不揮発性半導体記憶装置及びそれを用いた応用システム | |
US4375085A (en) | Dense electrically alterable read only memory | |
US4230954A (en) | Permanent or semipermanent charge transfer storage systems | |
US3604988A (en) | Semiconductor memory apparatus with a multilayer insulator contacting the semiconductor | |
US4057821A (en) | Non-volatile semiconductor memory device | |
US4110839A (en) | Non-volatile long memory for fast signals | |
US4672408A (en) | Non-volatile semiconductor memory device |