Claims (2)
. : Изобретение относитс к вычислительной технике и, в частности к микропрограммньпц устройствам управлени с контролем. Известно микропрограммное устройство с самоконтролем,, содержащее блок пам ти, микропрограмм , регистры адреса и данных, блок формировани микроопераций и блок контрол Устройство предназначено дл обслуживани ,, кш трольными процедурами вычислительной машины, содержащей р д функциональных локов , каждый из которых управл ет ным полем микрокоманды, считываемой из блока пам ти микрокоманд. Отсутствие управл ю ; щей информации в том или ином поле говорит о том, что блок, управл емый данным полем, вл етс в данном машинном такте тработасощим . Неработающий блок провер етс шефильными контрольньпш наборами и при обнаруже НИИ неисправности в ходе проверок вводитс так называемое состо ние ожидани , во врем которого указанный блок провер етс повторно . Если же в этом зафиксирована неишрав .ность, то начинает выполн тьс диагностическа процедура обработки оишбки (1. Недостатком известного устройства вл етс то, что периодичность проверки блока обусловлена степеныо зан тости его в вычислительном процессе - чем больше зан тость блока, тем реже он провер етс . Таким образом, микропрограммный блок не может быть заранее проконтролирован, так как он работает в каждом машинном такте. Наиболее близким по технической сущности к предлагаемому вл етс ус:фойство, содержащее блок пам ти микрокоммд, регистр адреса, элемент задержки, регистр адреса микрокоманд , схему выбора и мультиплексор, первые входы которого соединены с афесными f входами устройства, а выхода - со входами регистра адреса, выходы которого соединены со входами блока пам ти микрокоманд, выходы которого соединены с первыми входами регистра Микрокоманд, первые выходы которого соединены со вторыми входами мультиплексора, а вторые выходы соединены со входами схемы выбора, выход которой через элемент соединен со вторым и третьим входами регисТ395 pa микрокоманд и со вторым входом регистра ащ)еса 2. Недостатком этого устройства вл етс OTCJT ctBHe контрол , содержимого микрокоманд в режиме ожидани .. Цель изобретени - повышение надежности. Поставленна цель достигаетс тем, что в микропрограммное устройство зправлени , содержащее блок пам ти микрокоманд, регистр ад элемент задержки, регистр микрокоманд и реса мультиплексор, первый информационный вход которого соединен с выходом адреса регистра микрокоманд, второй информационный вход - с информационным входом устройства, первый управл ющий вход мультиплексора подключен к входу запуска устройства, выход мультиплексора через регистр адреса соединен с ад . ресным входом блока пам ти микрокоманд, выход которого подключен к информационному входу регистра микрокоманд, управл ющий вход которого подключен к выходу элемента задержки, дополнительно введены счетчик, элемент И и элемент запрета, инвесрный вход которого соединен с входом логических условий устройства, пр мой вход - с выходом разр да ожидани регистра микрокоманд, а выход элемента запрета подключен к входу элемента задержки, ко второму управл ющему входу мультиплексора и к первому входу элемента И, второй вход которогосоединен с входом тактовых импульсов устройства, а выход - с счетным входом счетчика, выход которого подключен к третьему информационному входу мультиплексора, выход блока пам ти мшсрскоманд подключен к выходу контрольной информации устройства. Новые элементы и их св зи позвол ют в режиме ожидани принудительноссканкровзть пам ть микропрограммного устройства управлени и контролировать исправность микропрограмм На чертеже изображена функциональна схема микропрограммного устройства управлени Устройство содержит блок 1 пам ти микрокоманд , регистр 2 адреса, мультиплексор 3, счетчик 4, вход 5 тактовых импульсов устройства , регистр 6 микрокоманд, блок 7 контрол , элемент 8 запрета, вход 9 логических, условий устройства, элемент И 10, элемент И,задержки, вход 12 запуска устройства. Микропрограммное устройство управлени работает следующим образом. По сигналу на входе 12 устройства мультиплексор 3 настраиваетс на прием информации со стороны первой группы входов, на которую поступает адрес первой микрокоманды выполн емой микропрограммы , который далее заноситс в регистр 2 адреса, и по содержимому последнего из блока 1 пам ти микрокоманд выбираетс перва микрокоманда, котора заносит50 j $5 14 с в регистр 6-микрокоманд. После этого сигнал с входа 12 устройства снимаетс и мультиплексор 3 перестраиваетс на прием информации со стороны второй группы входов, на которую теперь с адресных выходов регистра 6 микрокоманд поступает адрес следзтощей i микрокоманды и далее заноситс в регистр 2 адреса. По содержимому регистра 2 адреса из блока 1 пам ти микрокоманд выбираетс втора микрокоманда и заноситс в регистр 6 микрокоманд и т. д., образу тем самым последовательность микрокоманд, составл ющих выполн емую микропрограмму. Если в текущем цикле микропрограммного устройства управлени считываетс микрокоманда , в которой задан режим ожидани , то разр д ожидани регистра 6 микрокоманд устанавливаетс в единицу, вызьгаа тем самьш по вление единичного сигнала, который поступает на пр мой вход элемента 8 запрета. На выходе последнего по вл етс единичный сигнал, который поступает на первый вход элемента И 10, разреша тем самым прохождение импульсов с периодом, равным циклу работы микропрограммного устройства управлени , со входа 5 устройства на счетный вход счетчика 4. Кроме того, этот сигнал поступает на второй управл ющий вход мультиплексора 3, настраива его на прием информаюш по третьей группе входов с выходов счетчика 4, и через элемент 11 задержки поступает на вторую группу входов регистра 6 микрокоманд, устанавлива в ноль разр ды микроопераций и блшсиру прием информации в разр д ожидани и разр ды; адреса следующей микрокоманды с задержкой, определ емой элементом И задержки. На выходах счетчика 4 формируетс последовательность адресов. Инфо{маци с выходов счетчика 4 через третью группу входов мультиплексора 3, постзош на вход регистра 2 адреса , фиксируетс в нем и по, этому адресу из блока 1 пам ти микрокоманд выбираетс некотора микрокоманда, котора поступает на входы блока 7 контрол . Блок 7 контрол производит непрерывный контроль (например по модулю п) поступающей на его вход информации, i Таким образом, все врем , пока отсутствует логическое условие перехода к следующей микрокоманде на третьем управл ющем входе 9 устройства, разр ды микроопераций регистра б микрокоманд наход тс в нуле, и никаких действий в управл емых микропрограммным устройством управлени устройствах не производитс , а остальные разр ды регистра 6 микрокоманд (разр д ожидани и адрес следующей микрокоманды ) остаютс без измени . При этом блоком 7 контрол осзтцествл етс контроль содержимого тех микрокоманд, выбираемых из блока 1 пам ти микрокоманд, адреса которых формируютс счетчиком 4. Таким образом, в режиме ожидани счетчик А производит сканирование адресов микрокоманд и осуществл етс соответствующий контроль содержимого микрокоманд. При по влении на третьем управл ющем вхо де 9 устройства единичного сигнала (логическог услови перехода к следующей микрокоманде), который поступает на инвесрный вход элемента 8 запрета, на выходе последнего возникает сигНал логического нул , который, в свою очередь поступает на второй управл ющий вход мультиплексора 3, перестраива его на прием информации по второй грутше входов, на вход элемента И задержки и на первый вход элемента И 10, блокиру тем самым прохождение серии импульсов с входа 5 устройства на счетный вход счетчика 4. Далее адрес следующей микрокоманды через вторую группу входов мультиплексора 3 поступает на входы регистра 2 адреса, фиксируетс в нем и по этому адресу из блока 1 пам ти микрокоманд выбираетс следующа микрокоманда. В момент по влени микрокоманды на выходе блока 1 пам ти микрокоманд на выходе элемента 11 задержки по вл етс сигнал Логический О, разреша прием выё- ранной микрокоманды в регистр 6 микрокоманд . Выбранна микрокоманда заноситс в регистр 6 микрокоманд и осуществл етс переход на дальнейшее выполнение микропрограммы . Если в какой-нибудь из последующих микрокоманд задан режим ожидани , то м к ропрограммнре устройство работает в указанной последовательности, при этом перебор адресов счетчиком 4 осуществл етс с последнего адреса, достипо го в предыдущем режиме ожидани . Таким образом, осуществл етс непрерывный контроль выходной информации блока пам ти микрокомандного устройства зправлени блоком 7 контрол как при выполнении микро 1фограмм, так и в режиме ожидани . При обнаружении ошибки блоком 7 контрол на его выходе по вл етс сигнал, который поступает на вход неисправности устройства. В предлагаемом микропрограммном устройстве управлени повышена оперативность обнаружени неисправности блока 1 пам ти микрокоманд за счет проведени принудительного контрол в режиме, ожидани . Предложенное техническое решение позвол ет 3 три раза увеличить оперативность контрол микропрограммного устройства управленн , уменьшив, по сравненню с базовым объектом, среднее врем обнаружени неисправности с 30 до 10 млс. Формула изобретени Микропрограммное устройство управлени , содержащее блок пам ти микрокоманд, регистр адреса, элемент задержки, регистр микрокоманд и мультиплексор, первый информационный вход которого соединен с выходом адреса регистра микрокоманд, второй информационный вход - с информационным входом устройства, первый управл ющий вход мультиплексора подключен к входу зшуска устройства, выход мультиплексора через регистр адреса соединен с адресным входом блока пам ти микрокоманд, выход которого подключен к информационному входу регистра микрокоманд, управл ющий вход которого подключен к выходу элемента задержки, отличающеес тем, что, с целью повышени надежности, в него введены счетчик, элемент И и элемент запрета, инверсный вход KOtoporo соединен с входом логических условий устройства, пр мой вход с выkoдoм разр да ожидани регистра микрокоманд , а выход элемента запрета подключен ic входу элемента задержки, ко второму управл ющему входу мупышшексора и к первому входу элемента И, второй вход которого соединен с Входом тактовых импульсов устройства, а выход - со счетным входом счетчика, выход которого пощслючен к третьему информационному входу мультиплексора, выход блока пам ти микрокоманд подключен к выходу контрольной ииформащш устройства.. : И очникн и форматши, прин тые во внимание при экспертизе 1.Патент США № 3555517, кл. 340-1725, 1971. . : The invention relates to computing and, in particular, to microprogram control devices with control. A self-monitoring microprogramming device is known that contains a memory block, microprograms, address and data registers, a microoperation formation unit, and a control unit. The device is intended for servicing a computer’s computational procedures containing a number of functional locks, each of which is controlled by a field micro-instructions read from the micro-memory memory block. Lack of control; This information in one field or another indicates that the unit controlled by this field is difficult to operate in this machine cycle. A non-working unit is checked with a control set and, if a failure is detected, during inspections a so-called waiting state is entered, during which the specified unit is checked again. If this does not fix the inconvenience, then the diagnostic procedure for processing the error begins (1. A disadvantage of the known device is that the frequency of checking the block is determined by its degree in the computational process - the more busy the block is, the less often Thus, the firmware block cannot be controlled in advance, since it works in every machine cycle. The closest in technical essence to the offer is the device: a memory block containing comd, address register, delay element, micro-command address register, selection circuit and multiplexer, the first inputs of which are connected to the device f inputs, and the output - to the addresses of the address register, outputs of which are connected to the inputs of the microcodes memory module, the outputs of which are connected to the first the inputs of the Microinstructions register, the first outputs of which are connected to the second inputs of the multiplexer, and the second outputs are connected to the inputs of the selection circuit, the output of which is connected to the second and third inputs of microcommands through the element a second input register arg) ENA 2. The disadvantage of this device is OTCJT ctBHe control, the contents of the microinstruction in the sleep mode .. The purpose of the invention - improving reliability. The goal is achieved by the fact that a microprogrammed control device containing a microcommand memory block, a delay register, a delay element, a microcommand register, and a multiplexer, the first information input of which is connected to the output of the microinstruction register address, the second information input to the information input of the device, the first control The multiplexer input is connected to the device start input, the multiplexer output is connected to the ad address through the address register. by the microcontroller's memory input, the output of which is connected to the microinstructions register information input, the control input of which is connected to the output of the delay element, the counter, the I element and the prohibition element, the investment input of which is connected to the input of the logical conditions of the device, and the forward input with the output of the wait register microinstructions, and the output of the prohibition element is connected to the input of the delay element, to the second control input of the multiplexer and to the first input of the AND element, the second input of which is connected to the input clock of the device, and the output with the counting input of the counter, the output of which is connected to the third information input of the multiplexer, the output of the memory block of the memory command is connected to the output of the control information of the device. New items and their connections allow, in standby mode, to force the memory of the microprogram control unit and monitor the health of the microprograms. The drawing shows the functional diagram of the microprogram control device. The device contains a block of 1 memory of microinstructions, a register 2 addresses, a multiplexer 3, a counter 4, an input 5 clock device pulses, register of 6 micro-commands, control unit 7, prohibition element 8, logical input 9, device conditions, AND element 10, AND element, delays, device start input 12. The firmware control device operates as follows. The signal at input 12 of the device multiplexer 3 is configured to receive information from the first group of inputs to which the address of the first microcommand of the executed microprogram arrives, which is then entered into address register 2, and the first microcommand is selected from the contents of the last microcommand memory 1, which puts 50 j $ 5 14 s in the register of 6-microcommands. After that, the signal from the input 12 of the device is removed and the multiplexer 3 is rebuilt to receive information from the second group of inputs, to which the address of the next i microcommand is now sent from the address outputs of the microcommand register 6 and then entered into the address register 2. According to the contents of register 2, addresses from block 1 of the microinstructions memory select the second microinstruction and enter into the register 6 microinstructions, etc., thereby forming the sequence of microinstructions that make up the microprogram to be executed. If in the current cycle of the firmware control unit a microcommand is read in which the standby mode is set, then the standby register of microcomputer register 6 is set to one, caused by the very appearance of a single signal that goes to the direct input of the prohibition element 8. At the output of the latter, a single signal appears, which arrives at the first input of the AND 10 element, thereby allowing the passage of pulses with a period equal to the operation cycle of the microprogrammed control device from the device input 5 to the counting input of counter 4. In addition, this signal goes to the second control input of the multiplexer 3, setting it to receive information on the third group of inputs from the outputs of counter 4, and through the delay element 11 goes to the second group of inputs of the register 6 microinstructions, setting the micro-op to 0 and receive information in the wait and discharge section; addresses of the next microcommand with a delay determined by the element AND delay. At the outputs of counter 4, a sequence of addresses is formed. The information from the outputs of counter 4 through the third group of inputs of multiplexer 3, post-entry to the input of register 2 of the address is recorded in it and by this address some micro-instruction is selected from block 1 of the micro-instructions memory, which is fed to the inputs of block 7 of the control. The control unit 7 performs continuous monitoring (for example, modulo p) of the information arriving at its input, i. Thus, all the time, there is no logical condition for the transition to the next microcommand at the third control input 9 of the device, the bits of the microoperations of the microinstruction register b are in is zero, and no actions are performed in the devices controlled by the firmware control device, and the remaining bits of the register of 6 micro-commands (the wait bit and the address of the next micro-command) remain unchanged. In this case, the control unit 7 monitors the contents of those microinstructions selected from block 1 of the microinstructions memory, whose addresses are generated by the counter 4. Thus, in the standby mode, the counter A performs scanning of the addresses of the microinstructions and the corresponding monitoring of the contents of the microinstructions is carried out. When a single signal device appears on the third control input 9 (logical conditions for the transition to the next microcommand) that goes to the investment input of the prohibition element 8, a logical zero signal appears at the output of the latter, which in turn goes to the second control input multiplexer 3, rearranging it to receive information on the second element's grutshe, on the input element And the delay and on the first input element And 10, thereby blocking the passage of a series of pulses from the input 5 of the device to the counting input of the counter 4. Next The address of the next microcommand through the second group of inputs of multiplexer 3 enters the inputs of register 2 of the address, is fixed in it, and the next microcommand is selected from this microcommand memory block 1 at this address. At the moment of the appearance of the microcommand, the output of the block 1 of the microcommand memory at the output of the delay element 11 is a logical 0 signal, allowing the received microcommand to be received in the register 6 of the microcommand. The selected microinstruction is entered into the register of 6 microinstructions and the transition to the further execution of the microprogram is carried out. If in any of the subsequent microcommands the standby mode is set, then the device operates in the specified sequence in the program code, and the address 4 is searched from the last address reached in the previous standby mode. Thus, continuous monitoring of the output information of the memory block of the micro-command control unit by the control unit 7 is carried out both during micro micrograms and in the standby mode. When an error is detected by the control unit 7, a signal appears at its output, which is fed to the fault input of the device. In the proposed firmware, the control unit improves the efficiency of detecting a malfunction of the microcommand memory block 1 by performing a forced control in the idle mode. The proposed technical solution allows three times to increase the speed of control of the microprogrammed device control, reducing, by comparison with the base object, the average failure detection time from 30 to 10 milliseconds. Invention Microprogrammed control device containing microinstructions memory block, address register, delay element, microinstruction register and multiplexer, the first information input of which is connected to the output of the microinstruction register address, second information input from the information input of the device, the first control input of the multiplexer is connected to the input of the device's output, the output of the multiplexer through the address register is connected to the address input of the microcommand memory block, the output of which is connected to the information input the microinstructions register, the control input of which is connected to the output of the delay element, characterized in that, in order to increase reliability, a counter, an AND element and a prohibition element are entered into it, the inverse input of the KOtoporo is connected to the input of the logical conditions of the device, direct input with output Yes, waiting for the register of microinstructions, and the output of the prohibition element is connected ic to the input of the delay element, to the second control input of the Mupyshsexor and to the first input of the And element, the second input of which is connected to the Input of clock pulses of the device, and the output from The counter input, the output of which is connected to the third information input of the multiplexer, the output of the microinstructions memory block is connected to the output of the control and information device ..: Both full and format, taken into account during the examination 1.US. Patent No. 3555517, cl. 340-1725, 1971.
2.Авторское свидетельство СССР № 467350, к . G 06 F 9/22, 1973 (прототип).2. USSR author's certificate number 467350, k. G 06 F 9/22, 1973 (prototype).