Claims (2)
В устройстве производитс стабипиза- ш задержки входных импульсов в блоках преобразовани за счет изменени регулируемой задержки, KOTOJaoa происходит под воздействием управл ющего напр жени с выхода дифференцирующего бпока. Однако, точность стабилизации задержки (недостаточно высока. Зто обусповпено тем, что формируемь1Й счетчиком временной интервал включает в себ температурную нестабильность колебаний кварцевого генератора; несинхронность поступлени входшзгх импульсов по отношению к импульсам кварцевого генерато ра, равна периоду кварцевого генератора , полностью входит в погрешность стабилизируемой задержки. Кроме того, дифференцирующий блок, вл ющийс блоком сравнени , имеет ограниченный рабочий диапазон по входным сигналам, точность его работы зависит о частоты следовани сравниваемых сигналов . . Цель изобретени - повьпиенйе точности системы стабилизации задержки. Дл достижени цели в систему стабилизации задержки, содержаи гю последовательно соединенные первый блок преобразовани , блок регулирремой задержки и второй блок преобразовани , выход котор го под слючен к вь1ходу устройства и к первому входу триггера, второй вход которого соединен с входом первого блока преобразовани и входом системы, кварцевый генератор, выход которого подключен к первому входу счетчика, введены регистр, а{зифметико-Логическое устройст во, первый и второй преобразователи вре м -код, первый и второй временные дискриминаторы , посто нное запоминающее:устройство , цифровой Датчик температуры , триггер задержки и инвертор, вход которого подключен к выхоДу кварцевого генератора, а выход инвертора соединен с первым входом триггера задержки , второй вход которого объединен с первым входом второго временного дис криминатора и подключен к первому выходу триггера, подключенного вторым вы ходом к первому входу первого временно го дискриминатора, второй вход которого объединен с вторым входом счетчика подключен к первому выходу триггера за держки, второй выход которого соединен с вторым входом вто}юго временного дис криминатора, подключенного выходом к входу второго преобраэоватев врем -код выход которого соединен с первым входе арифметико-логического устройства, второй вход которого подключен к выходу первого преобразовател врем -код, входом соединенного с выходом первого Временного дискриминатора, третий вход арифметико-логического устройства объединен с первым адресным входом посто нного запоминающего устройства и подключен к выходу счетчика, а четвертый вход арифметико-логического устройства соединен с выходом досто нного запоминающего устройства, второй адресный вход которого подключен к выходу цифрового датчика температуры, входом соединенного с выходом кварцевого генератора . В системе цифровой датчик температуры содержит термозависимый кварцевый генератор, подключенный через соединенные последовательно элемент совпадени и счетчик адреса к входу буферного регистра , умножитель периода, вход которого подключен к входу цифрового датчика тешературы, а выход - к второму входу буферного регистра, при этом выход счетчика адреса подключен к выходу цифрового датчика температуры. На фиг. 1 представлена функциональна схема системы; на фиг. 2 - временные диаграммы; на фиг. 3 - функциональна схема цифрового датчика температуры . Устройство содержит первый блок 1 преобразовани , блок 2 регулируемой задержки , второй блок 3 преобразовани , триггер 4, кварцевый генератор 5, инвертор €, триггер 7 задержки, счетчик S, первый временной дискриминатор 9, второй временной Дискриминатор 1О, первый преобразоватешь 11 врем -код, второй преобразователь 12 врем -код, арифметико-логическое устройство 13, цифровой датчик 14 температуры, посто нное запоминающее устройство 15, регистр 16. На фиг. 2 изображены временные диаграммь , по сн ющие работу предлагаемой системь, где: а - импульсы на входе первого блока, преобразовани 1; о - сигнал на первом выходе триггера 4; Ь - импульс на выходе второго блока 3 преобразовани ; г - импульсы на вькоДе кварцевого генератора 5; - импупьсы на выходе инвертора 6; е - сигнал на первом выходе триггера задержки; Ж - сигнал на выходе первого временного дискриминатора 9; 3 - сигнал на выходе второго временното дискриминатора 10; 5.. 9574 - импульс на выходе первого бло- ка 1 преобразовани ; К - импудьс на выходе блока 2 регулируемой задержки; t - врем ; to - период кварцевого генератора 5; t - врем задержки первого блока преобразовани 1; i- - врем задержки блока регулируемой задержки 2; i, - врем задержки второго бпока преобразовани 3; Т - стабилизируема системой задержка; временной интервал, преобразуе- tS мый первым преобразователем 11 врем -код; Д - временный интервал, преобразуемый вторым преобразователем 12 врем -код; tg- врем работы арифметического устройства. Функдионапьна схема цифрового датчика температуры, изображенна на фиг. содержит умножитель 17 периода, эпемент 18 совпадени , счетчик 19 адреса буферный регистр 20, термозависимый кварцевый генератор 21. В исходном состо нии на входе систе мы отсутствуют импульсы и состо ние блока регулируемой задержки 2, регист ра 16 и арифметикологического устройст .ва 13 произвольное. Триггер 4 и триггер 7 .задержки находитс в нулевом состо нии, поэтому счетчик 8 и временные дискрим наторы 9 и 10 закрыты и наход тс в нулевом состо нии. Цифровой датчик 14 температуры выдает цифровой код Дл ад ресации данных, хранимых в посто нном запоминающем устройстве 15. Преобразователи 11 и 12 врем -код наход тс в нулевом состо нии. Система работает следующим образом . При поступлении входного импульса (фиг. 2а) триггер 4 устанавливаетс в единичное состо ние (фиг. 2S). Б ижайший по времени синхронизирующий перепад на ш 1ходе инвертора 6 устанавливает триггер 7 задержки в единичное состо ние (фиг. 2,е). Сигнал с первого выхода триггера 7 задержки открывает счетчик 8 дп счета имлупьсов кварцево го генератора 5 (фиг. 2 ). Временной интервал между моментам времени установки в единичное состо ни триггера 4 (фиг. 25) и установки в еди ничное состо ние триггера 7 задержки выдел етс первым временным дискрими 5 10 26 натором и поступает в виде импупьса Дпи - тельностью Д.1 на вхоа первого преобразовател врем -код, где происходит пре: образование врем Д в цифровой код, который далее выдаетс в ари(| у1етико-ло- гическое устройство 13. Пройд через последовательно соединенные первый блок 1 преобразовани , бпок 2 регулируемой задержки и второй бпок 3 преобразоваНИН , импульс (фиг. 26) поступает на выход системы и второй вход триггера 4. Триггер 4 при этом сбрасываетс в исходное нулевое; состо ние (фиг. 2$). Ближайшим по времени синхронизирующим перепадом с ш 1хода интетратора 6 триггер 7 задержки устанавливаетс в нулевое состо ние. Временной интервал между моментом установки в нулевое состо ние триггера 4 и триггера 7 задержка выдел етс втором временным дискриминатором 1О в 1тде импульса длительностью & 2 (фиг. 2,з), который далее преобразуетс в цифровой код вторым преобразователем 12 врем -код. Код временного интервала U2 с выхода преобразовател 12 врем -код поступает в арифметико-логическое устройство 13. Кроме того, в арифметико-погическое устрой- ство поступает код сшорвото временного интервала TQ на выходе счетчика 8. Опорный интервал равен числу периодов кварцевого генератора, сосчитанных счетчиком 8 умноженному на to- ., Одновременно код числа Т с выхода счетчика 8 поступает на вход посто нного запоминающего устройства 15, при этом выходной, код посто нного запоми- v нающего устройс а соответствует значе н нию и окружающей температуры, цифровой код которой поступает на другой вход . лрсто нного запоминающего устройства 15. Выходной код посто нного запоминающего устройства 15 поступает в ари4 метико-логичесЕое устройство 13, которое .осуществл ет обработку полученной инфо лации согласно формуле , где Пр - числовой результат на выходе арифметвко-логвческого устройства 13; i А - число, соответствующее необходимому значению задержки Т) CQ- число, соответствующее временному интервалу TQ -поступившее из счетчика 8| .Cj- соогветственно чнсловое значение временных интервалов Д{ и д 2 j поступившее с выходов прюобразователей врем -код 11 и 12; Cj - числовое значение поправки из посто нного запоминающего уст ройства 15. Результат вычислени по формуле (1) из арифметико-логического устройства 13 передаетс в регистр 16, выходной сигнап которого управл ет блоком 2 регулируёмой задержки. Регулируема задержка измен етс на величину (Пр) lnp4) + Up), -(2) рде 1 - дискретность регулируемой задержки; й,Т - отклонение задержки Т от заданного значени ; Д - отклонение задержки первого блока 1 преобразовани от номинального значени ; отклонение задержки второго блока 3 преобразовани от номинального значени ; д1р- отклонение задержки блока регу лируемой задержки от номиналь ного значени . Знак импульс в первой части равенства (2) означает, что изменение регулируемой задержки направлено противоположно направлению изменени задержки Т, Изменени задержки Т вл ютс мед ленно измен ющимис во времени, так как обусловлены изменени ми из-за старени элементов и изменение окружающей температуры . Поэтому число Пр в регистре 16 в установившемс режиме вл етс неизменным. При этом суммарна задерж ка первого блока 1 преобразовани блока 2 регулируемой задержки и второго блока преобразовани равна заданному зн чению задержки Т . С прихшом каждого последующего импульса на вход системы ош1са гаа работа систекил повтор етс . Врем to, (фиг. 26) дл работы арифметико-логического устройства 13 Выбираетс в соответствии с его быстродействием . Блок 2 регулируемой задержки может быть реализован в виде цифровой линии задержки, управл емой цифровым кодом. Преобразователи 11 и 12 врем -код реализуетс , например, в виде рециркул ционного преобразовател . Временные дискриминаторы 9 и 10 реализуютс на логических эпементэх ин тегральных микросхем серии 130 типа 13О ЛГМ. Триггер 4, триггер 7 задержки, инвертор 6, счетчик 8, регистр 16, арифметико-логическое устройство 13 реализуютс на элементах интегральных микросхем серии 133, 136, 130, К 589 по Известным схемам. Поставленное запоминающее устройство 15 реализуетс на интегральных микросхемах типа 558РР1. Реализаци блоков, преобразовани зависит от их конкретного назначени . Цифровой датчик температуры реализуетс на интегральных микросхемах серий 133, 13О по схеме, приведенной на фип,3. В исходном состо нии счетчик 19 адреса -находитс в нулевом состо нии, элемент 18 совпадени закрыт. Частота колебаний термозависимого кварцевого генератора соответствует. температуре окружающей среды. Цифровой датчик температуры работает следующим образом. Умножитель 17 периода представл ющий собой двоичный счетчик, производит умножение периода кварцевого генератора 5 на величину MQ, При этом , на выходе умножител 17 периода форми руютс импупьсы, длительность которых равна (MO-to). На врем действи выходного импульса умножител 17 периода элемент 18 совпадени открываетс и на его выход поступают импульсы от тер- . мозависимого кварцевого генератора 21, которые подсчитываютс счетчиком 1-9 адреса. После окончани выходного импульса умножител 17 периода элемент 18 совпадени закрываетс , а счетчик 19 адреса остаетс в состо нии, соответствующем числу импульсов термозависимого кварцевого генератора 21 с периодом , прощедших через элемент 18 совпадени . Затем в момент окончани выходного импульса умн.ожител 17 периода число из счетчика 19 адреса переписываетс в буферный регистр 2О, после чего счетчик 19 адреса сбраысваетс в нулевое состо ние (цепи сброса счетчика 19 не показаны ). С приходом следующего выходного импульса умножител периода процесс формировани адреса повтор етс . Поскольку в установивщемс режиме температура окружающей среды посто нна, в буферном регистре 2О хранитс число, соответствующее этой температуре. Работа цифрового датчика температуры описываетс следующим выражением: . o- OHowll--St) ) 99 )ЧнОМ - номинальные значени периодов колебаний кварцевого, соответственно генератора 5 и термозависимо го кварцевого генератора 21; o,5i.- относительные изменени к лебаний, соответственно кварцевого гене ратора 5 и термозависимого кварцевого генератора 21 (по отношению к номинальным значени м); M(j - коэффициент умножени периода умножителем 17; Nt- результат, зафиксированный в счетчике 19 адреса и буферном регистре 20. Ввиду того, что значение величин о и Б много меньше единицы, формулу (3) можно упростить, если учесть, что . 5,. При этом формула (З) переписываетс в риде О-OHOW ( U8t-8o) 5) Из (5) видно, что показани счетчика 19 адреса линейно зависит от относител ного изменени частоты колебаний термозависимого генератора. При испошьзовании в термозависимом кварцевом генераторе резонатора с повер нутым У -срезом значени S t много больше значений Б о поэтому показание счетчика 19 адреса однозначно определ ют окружающую температуру, что и используетс в системе дл адресации по сто нного запоминающего устройства 15 В выходной информации посто нного запоминающего устройства 15 учитывает с изменение периода колебаний кварцевого генератора 5 в зависимости от тем пературы. Таким образом, в предлагаемой систе ме устран етс вли ние температурной нестабильности кварцевого генератора. Кроме того, учитываютс временные интервалы , обусловленные несинхронностью поступлени входных импульсов по отношению к импульсам кварцевого генератр{За , что уменьшает погрешность иа-ва указанной несинхронности в К раз . -где К - коэф({ициент уменьшени погрешности системы из-за несинхронности; Го- период колебаний кварцевого генератора; 2 - дискретность регулируемой задержки и преобразователей врем -код . В схеме предлагаемой системы стабипизации задержки не содержитс дифференцирующей цепи привод щей к снижению точности системы из-за изменений параметров от дестабилизирующих факторов, а также за счет зависимости выходного напр жени от частоты следовани входных импульсов, котора в реальных системах не вл етс стабильной « Использование предлагаемой цифровой системы стабилизации задержки позвол ет повьюить точность формировани задержки , что дает возможность повысить точность радионавигацио шых систем с представлением информации в виде временных интервалов, а также повышаетс достоверность контрол бортовых измеФителей при использовании системы в имитаторах ма ков радионавигационных . систем. Погрешность предлагаемой системы по сравнению с известной уменьшаетс в -5-8 раз. Формула изобретени 1. Система стабилизации задержки, содержаща последовательно соединенные первой блок преобразовани , блок регулируемой задержки и второй блок преобразовани , выход которого подключен к выходу системы и к первому входу триггера , второй вход которого соединен с входом первого блока преобразовани и входом системы, кварцевый генератор, выхор . которого подключен к nejffiOMy входу счетчика, 6 тличающа с тем, что, с целью псшышени точности, в нее введены регистр, ари({ыетико-логическое устройство, перыцй и второй преобразователи врем -код, первый и второй временные дискриминаторы, посто нное аапоминакйцее устрсйство, цифровой датчик температуры , триггер задержки и инвертор, вход которого подключен к ы 1ходу кварцевого генератора, а выход инвертора соединен с первым входом триггера задержки , второй вход котсфого объединен с первым вхсмом второго временного дискриминатора подключен к первому выходу триггера, подключенного вторым выхоДом к первому входу первс ч временного дискриминатора, второй вхьа которого объединен с вторым входом счетчика и подключен к первому выходу триггера задержки , второй выход которого соединенThe device produces the stabilization of the delay of the input pulses in the conversion blocks by changing the adjustable delay, KOTOJaoa occurs under the influence of the control voltage from the output of the differentiating voltage. However, the accuracy of stabilization of the delay (not high enough. This is due to the fact that the time interval formed by the counter includes the temperature instability of oscillations of the quartz oscillator; the asynchronous arrival of the input pulses with respect to the quartz oscillator pulses, is equal to the quartz oscillator period, is completely included in the error of the stabilized delay In addition, the differentiating unit, which is a comparison unit, has a limited operating range for the input signals, its accuracy is It depends on the frequency of the compared signals .. The purpose of the invention is to control the accuracy of the delay stabilization system. To achieve the goal of a delay stabilization system, which are connected in series the first conversion unit, the delay adjustable variable block and the second conversion unit output to the output of the device. and to the first input of the trigger, the second input of which is connected to the input of the first conversion unit and the system input, a crystal oscillator, the output of which is connected to the first input of the counter , a register is entered, and {zifmetiko-Logic device, the first and second time converters are a code, the first and second time discriminators, permanent storage: a device, a digital temperature sensor, a delay trigger and an inverter whose input is connected to the output of a crystal oscillator, and the inverter output is connected to the first delay trigger input, the second input of which is combined with the first input of the second temporary discriminator and connected to the first output of the trigger connected by the second output to the first input of the first temporarily g The discriminator, the second input of which is combined with the second input of the counter, is connected to the first output of the trigger trigger, the second output of which is connected to the second input of the second time-south discriminator connected by the output to the input of the second conversion time-code whose output is connected to the first input of the arithmetic logic device, the second input of which is connected to the output of the first time-code converter, the input connected to the output of the first Time Discriminator, the third input of the arithmetic logic unit ene address input of the first constant storage device and connected to the output of the counter, and the fourth input of the arithmetic logic unit coupled to an output Dost only memory, a second address input of which is connected to the output of the digital temperature sensor input coupled to the output of the crystal oscillator. In the system, a digital temperature sensor contains a thermo-dependent crystal oscillator connected through an element of coincidence connected in series and an address counter to the input of the buffer register, a period multiplier whose input is connected to the input of a digital counter sensor, and the output to the second input of the buffer register, and the output of the address counter connected to the output of a digital temperature sensor. FIG. 1 is a functional system diagram; in fig. 2 - time diagrams; in fig. 3 - the digital temperature sensor circuit is functional. The device contains the first conversion block 1, the adjustable delay block 2, the second conversion block 3, trigger 4, crystal oscillator 5, inverter €, delay trigger 7, counter S, first time discriminator 9, second time discriminator 1O, first convert 11 time -code , the second time-code converter 12, the arithmetic logic unit 13, the digital temperature sensor 14, the permanent storage device 15, the register 16. In FIG. Figure 2 shows time diagrams explaining the operation of the proposed system, where: a are pulses at the input of the first block, transformation 1; o is the signal at the first output of the trigger 4; B is the pulse at the output of the second conversion unit 3; g - pulses on the crystal oscillator 5; - impulses at the output of the inverter 6; e is the signal at the first output of the trigger delay; W is the signal at the output of the first time discriminator 9; 3 - the signal at the output of the second time discriminator 10; 5. ..9574 - impulse at the output of the first block 1 of the transformation; K - impuds at the output of block 2 adjustable delay; t is time; to - period of the quartz oscillator 5; t is the delay time of the first conversion unit 1; i- - the delay time of the block adjustable delay 2; i, is the delay time of the second conversion bp 3; T - stabilized system delay; the time interval converted by tS by the first converter 11 is the time code; D is the time interval converted by the second transducer 12 time-code; tg - time of the arithmetic unit. The function of the digital temperature sensor shown in FIG. contains the period multiplier 17, the coincidence epec 18, the address counter 19, the buffer register 20, the thermal-dependent quartz oscillator 21. In the initial state at the input of the system there are no pulses and the state of the variable delay unit 2, the register 16 and the arithmetic unit 13 are arbitrary. The trigger 4 and the trigger 7. The delays are in the zero state, therefore, the counter 8 and the temporary discriminators nators 9 and 10 are closed and in the zero state. The digital temperature sensor 14 outputs a digital code for addressing data stored in the persistent storage device 15. The transducers 11 and 12 are time-to-code in the zero state. The system works as follows. When the input pulse arrives (Fig. 2a), the trigger 4 is set to one (Fig. 2S). The fastest synchronizing differential on the w of the inverter 6 sets the delay trigger 7 to the unit state (Fig. 2, e). The signal from the first delay trigger 7 output opens the counter 8 dp of counting the impulses of a quartz oscillator 5 (Fig. 2). The time interval between the instants of installation in the unit state of trigger 4 (Fig. 25) and the installation in unit state of the trigger 7 delay is allocated by the first time discriminator 5 10 26 and arrives in the form of an impulse D.1 on the first the time-code converter, where the pre-formation of time D to the digital code takes place, which is then output to the Ari (| classic-logical device 13. Pass through the first connected conversion unit 1, the adjustable delay unit 2 and the second conversion unit 3, impu LS (Fig. 26) goes to the output of the system and the second input of the trigger 4. The trigger 4 is reset to its initial zero state (Fig. 2 $). The closest timing difference from the start of the intuator 6 to the delay trigger 7 is set to zero state. The time interval between the moment when the zero state of the trigger 4 and the trigger 7 is set is delayed by the second time discriminator 1O in a 1d pulse of & 2 (FIG. 2, h), which is further converted into a digital code by a second time-to-code converter 12. The time interval code U2 from the output of the converter 12 time –code enters the arithmetic logic unit 13. In addition, the code storotto the time interval TQ at the output of the counter 8 enters the arithmetic-geological device. The reference interval is equal to the number of periods of the quartz oscillator counted by the counter 8 multiplied by to-. At the same time, the code of the number T from the output of the counter 8 is fed to the input of the permanent storage device 15, while the output, the code of the permanent storage device corresponds to the value and the surrounding perature, digital code which is supplied to the other input. memory 15. The output code of the persistent storage device 15 enters the arithmetic logic unit 13, which processes the information received according to the formula, where Pr is the numerical result at the output of the arithmetical-log device 13; i А - the number corresponding to the required delay value T) CQ - the number corresponding to the time interval TQ - received from the counter 8 | .Cj- according to the total value of the time intervals D {and d 2 j received from the outputs of the printers, time code 11 and 12; Cj is the numerical value of the correction from the persistent storage device 15. The result of the calculation by formula (1) from the arithmetic logic unit 13 is transmitted to register 16, the output signal of which controls the adjustable delay unit 2. Adjustable delay is changed by the value (Pr) lnp4) + Up), - (2) pde 1 - the resolution of the adjustable delay; y, T is the deviation of the delay T from the specified value; D is the deviation of the delay of the first conversion unit 1 from the nominal value; the delay deviation of the second conversion unit 3 from the nominal value; D1p is the deviation of the delay of the block of the adjustable delay from the nominal value. The sign of the impulse in the first part of equality (2) means that the change in the adjustable delay is opposite to the direction in which the delay T is changed. Therefore, the number of Pr in register 16 in the steady state is unchanged. In this case, the total delay of the first conversion unit 1 of the adjustable delay unit 2 and the second conversion unit is equal to the specified delay value T. With the arrival of each successive impulse to the input of the OSH1SA system, the work of the system is repeated. Time to, (Fig. 26) for the operation of the arithmetic logic unit 13 Is selected in accordance with its speed. The adjustable delay unit 2 can be implemented as a digital delay line controlled by a digital code. The time and code converters 11 and 12 are implemented, for example, in the form of a recirculation converter. Temporary discriminators 9 and 10 are implemented on logical ementeh integrated circuits series 130 type 13O LGM. The trigger 4, the delay trigger 7, the inverter 6, the counter 8, the register 16, the arithmetic logic unit 13 are implemented on the elements of integrated circuits of the 133, 136, 130, K 589 series according to the Known Circuits. The supplied storage device 15 is implemented on type 558PP1 integrated circuits. The implementation of the blocks, the conversion depends on their specific purpose. The digital temperature sensor is implemented on integrated circuits of the 133, 13O series according to the scheme given in php, 3. In the initial state, the counter 19 of the address is in the zero state, the coincidence element 18 is closed. The oscillation frequency of the thermo-dependent quartz oscillator corresponds. ambient temperature. Digital temperature sensor works as follows. The period multiplier 17, which is a binary counter, multiplies the period of the quartz oscillator 5 by the value MQ. At the same time, at the output of the period multiplier 17, impulses are formed whose duration is (MO-to). For the duration of the output pulse of the period multiplier 17, the coincidence element 18 opens and pulses from the ter- mines arrive at its output. mozole-dependent crystal oscillator 21, which are counted by address counter 1-9. After the end of the output pulse of the period multiplier 17, the coincidence element 18 closes, and the address counter 19 remains in the state corresponding to the number of pulses of the thermo-dependent quartz oscillator 21 with a period that passed through the coincidence element 18. Then, at the end of the output pulse of the smart inhabitant 17, the number from the address counter 19 is rewritten into the buffer register 2O, after which the address counter 19 is reset to the zero state (the reset circuits of the counter 19 are not shown). With the arrival of the next output pulse of the period multiplier, the process of forming the address is repeated. Since the ambient temperature is constant in the mode, the number corresponding to this temperature is stored in the buffer register 2O. The operation of a digital temperature sensor is described by the following expression:. o-OHowll - St)) 99) CHNOM - nominal values of oscillation periods of quartz, respectively, generator 5 and thermo-dependent quartz generator 21; o, 5i.- relative changes to oscillations, respectively, of a quartz oscillator 5 and a thermo-dependent quartz oscillator 21 (relative to nominal values); M (j is the multiplication factor of the period by the multiplier 17; Nt is the result recorded in the counter 19 of the address and the buffer register 20. In view of the fact that the values of o and B are much less than one, formula (3) can be simplified if we consider that. 5 The formula (3) is rewritten in the reader O-OHOW (U8t-8o) 5) From (5) it can be seen that the reading of the counter 19 of the address depends linearly on the relative change of the oscillation frequency of the thermo-dependent generator. When a resonator with a quartz oscillator is used in a thermo-dependent quartz oscillator, the value of S t is much larger than the value of B, so the readout of the counter 19 of the address uniquely determines the ambient temperature, which is used in the system to address the output 15 memory 15 takes into account the change in the oscillation period of the quartz oscillator 5 depending on the temperature. Thus, in the proposed system, the effect of temperature instability of the crystal oscillator is eliminated. In addition, time intervals are taken into account, due to the non-synchronization of the arrival of the input pulses with respect to the quartz oscillator pulses {Za, which reduces the error in the specified nonsynchrony K times. - where K is the coefficient ({the system reduces the error of the system due to non-synchronism; Period of oscillation of the crystal oscillator; 2 - discreteness of the adjustable delay and time-code converters. In the scheme of the proposed stabilization system, the delay does not contain a differentiating circuit due to changes in parameters from destabilizing factors, as well as due to the dependence of the output voltage on the frequency of the input pulses, which in real systems is not stable. The delayed digital delay stabilization system allows you to increase the accuracy of the delay formation, which makes it possible to increase the accuracy of radio navigation systems with information presented in the form of time intervals, and also increases the accuracy of control of onboard measurements when using the system in simulators of radionavigation systems. compared to the known, is reduced by a factor of 5-8. Claim 1. A delay stabilization system comprising the first conversion unit, the adjustable delay unit and the second conversion unit, the output of which is connected to the system output and to the first trigger input, the second input of which is connected to the input of the first conversion unit and the system input, crystal oscillator, and output. which is connected to the nejffiOMy input of the counter, 6 is different from the fact that, in order to increase accuracy, a register has been entered into it, ari ({logical-logical device, key and second time-code converters, first and second time discriminators, constant amentioned device , a digital temperature sensor, a delay trigger and an inverter, whose input is connected to a quartz oscillator input, and the inverter output is connected to the first delay trigger input, the second input is combined with the first input of the second time discriminator podkl chen to first output latch connected to the second output of the first input temporary Purves h discriminator, second vha which is combined with a second input of the counter and connected to the first output of the delay flip-flop, the second output of which is connected
с вторым входом второго временного дискриминатора, подключенного выходом к входу второго йреобразовател врем код , выход которого соединен с первым входом ари4 1етико-погического устройства , Второй вход которого подкгаочен к выходу первого преобразовател врем -код входом соединенного с выходом первого временного дискриминатора, третий вход арифметико-логического устройства .обт единен с первым адресным входом посто нного аапоминакицего устройства и подключен к выходу счетчика, а четвертый вход арифметико-логического устройства соединен с выходом посто нного запоминающего устройства, второй адреснзый вход которого подключен к выходу цифрового датчика температуры, входом соединенного с выходом кварцевого генера. тора.with the second input of the second time discriminator connected by the output to the input of the second transformer; time, the output of which is connected to the first input ari4 1 of a tactical device, the second input of which is connected to the output of the first time converter using the input connected to the output of the first time discriminator, the third input arithmetic of the logical device. The unit is connected to the first address input of the permanent apomenic device and is connected to the output of the counter, and the fourth input of the arithmetic logic unit connected to the output of a permanent storage device, the second address input of which is connected to the output of a digital temperature sensor, the input connected to the output of a quartz oscillator. Torah.
Лг%Lg%
//
/8/eight
ff
2. Система по п. 1, о т л и ч а ю щ а с тем, что цифровой датчик темперйтуры содержит термозависимый кварцевый генератор, подключенный через соединенные последовательно элемент совпадени и счетчик адреса к входу буферного регистра, умножитель периода, вход которого подключен к входу цифрового датчика температуры, а выход - к второму вхоДУ буферного регистра, при этом выход счетчика адреса подключен к выходу цифрового датчика температуры. 2. The system of claim 1, wherein the digital temperature sensor contains a thermo-dependent crystal oscillator connected through an element of coincidence connected in series and an address counter to the input of the buffer register, a period multiplier whose input is connected to the input of the digital temperature sensor, and the output to the second input of the buffer register, while the output of the address counter is connected to the output of the digital temperature sensor.
Источники информации, прин тые во внимание при экспертизе Sources of information taken into account in the examination
1.Патент США № 30928О8, кл. 340-1462, 1963.1. US Patent No. 30928О8, cl. 340-1462, 1963.
2.Патент Франции,N 2140713, кл. Н 03 К 5/00, Н ОЗ К З/ОО,2. The patent of France, N 2140713, cl. H 03 K 5/00, N OZ K D / OO,
7.10.80.7.10.80.
A/fffA / fff
ffff
-5-five
////
ттtt
« % ч, , "% H,,
NN
.;;
S Ч|S × |
v.viit: :/ / v.viit:: / /