SU955106A1 - Integrator - Google Patents
Integrator Download PDFInfo
- Publication number
- SU955106A1 SU955106A1 SU813232112A SU3232112A SU955106A1 SU 955106 A1 SU955106 A1 SU 955106A1 SU 813232112 A SU813232112 A SU 813232112A SU 3232112 A SU3232112 A SU 3232112A SU 955106 A1 SU955106 A1 SU 955106A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- voltage
- integrator
- control unit
- Prior art date
Links
Description
Изобретение относится к вычислительной технике и может быть использовано в устройствах автоматики и измерительной техники, в частности коррелометрах, автокоррелометрах, анализаторах.The invention relates to computer technology and can be used in automation devices and measuring equipment, in particular correlometers, autocorrelometers, analyzers.
Известны компенсационные интегрирующие цепи (интегрирующие усилители), состоящие из операционного усилителя с емкостной отрицательной обратной связью и токозадающего резистора £1] .Known compensation integrating circuits (integrating amplifiers), consisting of an operational amplifier with capacitive negative feedback and a current-carrying resistor £ 1].
При использовании интегрирующих усилителей в качестве усредняющего устройства для обеспечения малых ошибок необходимо, чтобы выходное напряжение интегратора на конечном интервале интегрирования лежало в определенном динамическом диапазоне, близком к верхней границе работы слетогющего за ним устройства - аналогового делителя или аналого-цифрового преобразователя (АЦП) с 20 регулируемым опорным напряжением.When using integrating amplifiers as an averaging device to ensure small errors, it is necessary that the output voltage of the integrator over a finite integration interval lie in a certain dynamic range close to the upper boundary of the operation of the device that follows it - an analog divider or analog-to-digital converter (ADC) with 20 adjustable voltage reference.
Таким образом, для обеспечения высокой точности измерения необходимо зара2 нее знать среднее значение измеряемого сигнала и выбрать соответствующую постоянную времени. В устройствах, предназначенных для исследования случайных стационарных процессов, в частности, при измерении корреляционных функций, распределения вероятностей, средней мощности, дисперсии и спектральной плотности мощности случайных величин среднее значение измеряемого сигнала заранее неизвестно даже ориентировочно и может меняться в десятки раз. Постоянная времени выбирается такой, чтобы максимальное значение выходного сигнала не превышало динамического диапазона последующего устройства, т.е. сна оптимальна при измерении максимальных значений и на. несколько порядков больше, чем необходимо при измерении минимальных сигналов. Πί>этому при измерении вышеуказанных па, раметрах с малыми средними значениями точность измерения катастрофически падает.Thus, in order to ensure high measurement accuracy, it is necessary to know in advance the average value of the measured signal and choose the corresponding time constant. In devices designed to study random stationary processes, in particular, when measuring correlation functions, probability distributions, average power, dispersion and power spectral density of random variables, the average value of the measured signal is not known in advance even tentatively and can vary by tens of times. The time constant is chosen so that the maximum value of the output signal does not exceed the dynamic range of the subsequent device, i.e. sleep is optimal when measuring maximum values and on. several orders of magnitude more than necessary when measuring the minimum signals. Πί> this, when measuring the above pa, parameters with small average values, the measurement accuracy catastrophically decreases.
955106 . 4955106. 4
Точность усреднения может быть по- установочным входом и входом разрешения вышена при использовании в АЦП усили- , · теля с программным коэффициентом усиления Сч* * Однако эго усложняет устройство и 5 повышает его стоимость.The averaging accuracy can be adjusted and the resolution input is higher when using an amplifier with a programmable gain, Sch * * * However, this complicates the device and 5 increases its cost.
Наиболее близким к предлагаемому является интегратор, содержащий токозадающую цепь, выходом связанную с входом усилителя, в цепи отрицательной об- 10 ратной связи, которого включены последовательно соединенные делитель напряжения и конденсатор.' ' *'. .·Closest to the proposed one is an integrator containing a current-supply circuit connected in an output to the amplifier input in a negative feedback circuit, which is connected in series with a voltage divider and capacitor. ' '*'. . ·
Достоинством данного интегратора яв- 1S ляется простота, а также возможность подстройки при помощи целителя постоянной интегрирования, вызванной, разбросом емкости конденсатора. При этом необходимо отметить, что абсолютная величина 20 переменного резистора, используемого в качестве делителя, не влияет на точность интегратора, которая зависит только от отношения плеч переменного резистора, т.е. от коэффициента передачи делителя [з|, 25The advantage of this integrator is 1S simplicity, as well as the ability to adjust with the healer the constant integration caused by the spread of capacitor capacitance. It should be noted that the absolute value 20 of the variable resistor used as a divider does not affect the accuracy of the integrator, which depends only on the ratio of the shoulders of the variable resistor, i.e. from the transfer coefficient of the divider [s |, 25
Недостатком интегратора является ни»кая точность при измерении случайных процессов, так как заранее невозможно знать среднее значение измеряемого сигнала и установить необходимую величину зо постоянной времени интегрирования.The drawback of the integrator is no accuracy in the measurement of random processes, since it is impossible to know in advance the average value of the measured signal and set the required value for the integration time constant.
Цель изобретения - повышение точности интегрирования.The purpose of the invention is improving the accuracy of integration.
Поставленная цель достигается тем, что в интегратор, содержащий токозадаю- 35 щую цепь, подключенную к вход/ операционного усилителя, выход которого является выходом интегратора, и интегрирующий конденсатор, одна обкладка., которого подключена к входу операционного усилителя, 40 введены блок с переменным коэффициентом кпередачи и блок управления, вход которого подключен к выходу операционного усилителя, а выход соединен с управляющим входом блока с переменным’ коэффициентом 45 передачи, включенным между другой обкладкой интегрирующего конденсатора и выходом операционного усилителя, при этом блок управления содержит схему сравнения, один из входов котопой являет-50 ся первым входом блока управления, другие входы соединены с выходами источника опорньпс напряжений, а выход подключен к информационному входу сдвигового регистра, тактирующий вход которого сое- 55 иинен с генератором тактовых импульсов, установочный вход сдвигового .регистра и вход разрешения являются соответственно блока управления.The goal is achieved in that the integrator comprising tokozadayu- conductive circuit 35 connected to the input / operational amplifier whose output is the output of the integrator and the integration capacitor, one plate. Which is connected to the input of the operational amplifier unit 40 incorporated with a variable coefficient and a transmission control unit having an input connected to the output of the operational amplifier, and an output connected to a control input of the variable 'ratio transmission 45, connected between the other plate of the integrating to capacitor and the output of the operational amplifier, wherein the control unit comprises a comparison circuit, one input of kotopoy yavlyaet- Xia first input 50 of the control unit, the other inputs are connected to outputs opornps source voltage, and an output connected to the data input of the shift register, the input of which timing soe- 55 iinen with a clock generator, the installation input of the shift register and the permission input are respectively the control unit.
На фиг, 1 приведена функциональная: схема интегратора;'на фиг. 2 - временная диаграмма работы интегратора.In FIG. 1 is a functional: integrator circuit; 'in FIG. 2 is a timing diagram of an integrator.
Интегратор содержит токозадающую цепь 1, операционный усилитель 2, блок 3 с переменным коэффициентом передачи 3, интегрирующий конденсатор 4, блок 5 > управления.The integrator comprises a current-collecting circuit 1, an operational amplifier 2, a variable transmission coefficient block 3, an integrating capacitor 4, and a control unit 5>.
Выход операционного усилителя 2 свя- , зан с сигнальным входом блока 3 с переменным коэффициентом передачи (например, аттенюатором) и с сигнальным входом блока 5 управления, выходы которого подключены к управляющим входам блока 3 р Переменным коэффициентом передачи, выход которого через интегрирующий конденсатор 4 соединен с входом . операционного усилителя 2 и выходом токозадающей цепи 1.The output of the operational amplifier 2 is connected with the signal input of block 3 with a variable transmission coefficient (for example, an attenuator) and with the signal input of block 5 of the control, the outputs of which are connected to the control inputs of block 3 p with a variable transmission coefficient, the output of which is connected via an integrating capacitor 4 with the entrance. operational amplifier 2 and the output of the current-collecting circuit 1.
.Блок 5 управления содержит схему 6 сравнения, источник 7 оперных, напряжений, сдвиговый регистр 8, генератор 9 тактовых импульсов.The control unit 5 contains a comparison circuit 6, a source 7 of opera, voltages, a shift register 8, a clock generator 9.
Вход схемы 6 сравнения связан с источником 7 опорных напряжений, а выходс входом сдвигового регистра 8, другой вход которого подключен к генератору 9 тактовых импульсов.The input of the comparison circuit 6 is connected to the reference voltage source 7, and the output is by the input of the shift register 8, the other input of which is connected to the clock generator 9.
Интегратор работает следующим образом.The integrator works as follows.
Одновременно с началом режима интегрирования (усреднения) (момент времени £0 , фиг. 2), на управляющий вход блока 5 управления приходит импульс начальной установки, который блокирует сдвиг и устанавливает в нулевое состояние сдвиговый регистр 8, при этом на единичном входе его младшего разряда постоянно присутствует единица. Информация о состоянии каждого разряда регистра 8 с его выходов поступает на управляющие входы блока 3 с переменным коэффициентом передачи (аттенюатора). В результате чего коэффициент передачи блока 3 устанавливается максимальным и равен , причем в режиме интегрирования (момент οτ£0πο·64 ) коэффициент передачи блока 3 остается неизменным до прихода сигнала разрешения анализа на управляющий вход блока 5 управления. В момент времени Ц процесс интегрирования (усреднения) заканчивается и интегратор переходит в режим хранения. К этому моменту времени напряжение на конденсаторе 4 достигает величины е0 , а напряжение на Bbixoue усилителя 2 - величины θο/Κ^ .Начальное значение постоянной времени интег955106 ритора выбирается таким, чтобы максимальная величина е0 лежала в линейной области усилителя 2 и не превышала его динамического диапазона. Далее напряжение с выхода усилителя 2 поступает на си-/у гнальный вход блока 5 управления, т.е. на вход схемы 6 сравнения, на второй вход которого подается напряжение с источника 7 опорных напряжений. Схема 6 сравнения осуществляет сравнение по модулю ю напряжения с напряжением 6и гр > т.е. работа схемы 6 сравнения описывается следующим выражением ш-Г1>если1е°Не-р 15 * Ιθ, если|&0| >ен.гр.,_ rueUXt) - напряжение на выходе схемы 6 сравнения.Simultaneously with the start of the integration (averaging) mode (time point £ 0 , Fig. 2), the initial setting pulse arrives at the control input of the control unit 5, which blocks the shift and sets the shift register 8 to zero, while at the single input of its least significant bit unit is constantly present. Information about the status of each discharge of register 8 from its outputs is fed to the control inputs of block 3 with a variable transmission coefficient (attenuator). As a result, the transmission coefficient of block 3 is set maximum and equal, moreover, in the integration mode (moment οτ £ 0 πο · 6 4 ), the transmission coefficient of block 3 remains unchanged until the analysis enable signal arrives at the control input of the control unit 5. At time Ts, the integration (averaging) process ends and the integrator goes into storage mode. At this point in time, the voltage across capacitor 4 reaches e 0 , and the voltage at Bbixoue of amplifier 2 reaches θ ο / Κ ^. The initial value of the integrator time constant 995106 is chosen so that the maximum value e0 lies in the linear region of amplifier 2 and does not exceed it dynamic range. Further, the voltage from the output of amplifier 2 is supplied to the si / y channel input of the control unit 5, i.e. the input of the comparison circuit 6, the second input of which is supplied with voltage from the source 7 of the reference voltage. The comparison circuit 6 compares the modulo voltage u with voltage 6 and g > i.e. the operation of the comparison circuit 6 is described by the following expression w-D 1> if1e ° He - p 15 * Ιθ if | & 0 | > e n .gr, _ rueUXt) -. 6, the output voltage of the comparison circuit.
Если лежит ниже нижней границы* 20 ,еН1Гр желаемого динамического диапазона работы (в котором обеспечивается тре· буемая точность измерения), то сигнал запрета на выходе схемы 6 сравнения от сутствует.If it lies below the lower limit * 20 , e Н1Г of the desired dynamic range of operation (in which the required measurement accuracy is ensured), then the inhibit signal at the output of the comparison circuit 6 is absent.
Одновременно с началом режима хранения на другой управляющий вход блока 5 управления приходит сигнал разрешения анализа, в результате чего с частотой следования генератора 9 тактовых импульсов осуществляется последовательное заполнение единицей разрядов в сдвиговом регистре 8 в направлении от младшего к ' старшему и соответственно происходит ступенчатое уменьшение коэффициента передачи блока 3 и он принимает значения К?, 35 К3 и т.д. При этом напряжение на выходе усилителя 2 будет ступенчато возрастать (фиг. 2).Simultaneously with the beginning of the storage mode, the analysis enable signal arrives at the other control input of the control unit 5, as a result of which, with a repetition rate of the clock pulse generator 9, a unit of bits is sequentially filled in the shift register 8 in the direction from the smallest to the oldest and, accordingly, the transmission coefficient decreases stepwise block 3 and it takes values K ?, 35 K 3 , etc. In this case, the voltage at the output of amplifier 2 will increase stepwise (Fig. 2).
Если новое значение напряжения βθ на выходе усилителя 2 превысит Гр , то 40 на выходе схемы 6 сравнения появляется сигнал запрета, который поступает на вход сдвигового регистра 8, и сдвиг единицы в нем и, соответственно, изменение коэффициента передачи блока 3 (аттенюатора) пре-45 тегрирования. В интересующем нас режиме ’Хранение' дополнительное напряжение ошибки, возникающее за счет падения напряжения тока заряда конденсатора 4 на выходном сопротивлении блока 3, равно О, т.е. в этом режиме ток заряда равен О (входным током ОУ пренебрегаем). В режиме интегрирования эту ошибку можно свести к минимуму соответствующим выбором аттенюатора (Блока 3) с малым Выходным сопротивлением.If the new voltage value βθ at the output of amplifier 2 exceeds G p, then 40 at the output of the comparison circuit 6, a prohibition signal appears, which is input to the shift register 8, and the unit shift in it and, accordingly, the change in the transfer coefficient of block 3 (attenuator) pre - 45 tagration. In the 'Storage' mode of interest to us, the additional error voltage arising due to the voltage drop of the charge current of the capacitor 4 at the output resistance of block 3 is equal to O, i.e. in this mode, the charge current is equal to O (we neglect the input current of the op amp). In integration mode, this error can be minimized by appropriate selection of the attenuator (Block 3) with a small output impedance.
Таким образом, благодаря выполнению блока 3 с переменным коэффициентом передачи и введению блока управления появилась возможность изменять после интервала интегрирования постоянную времени, с которой происходило интегрирование, что позволяет выбрать оптимальные постоянные интегрирования при усреднении случайных параметров, вследствие чего точность повышается.Thus, due to the implementation of block 3 with a variable transmission coefficient and the introduction of the control unit, it became possible to change the time constant with which the integration took place after the integration interval, which allows us to choose the optimal integration constants when averaging random parameters, as a result of which the accuracy increases.
Стоимость известных устройств с аналогичными точностными характеристиками на 200-300% выше.The cost of known devices with similar accuracy characteristics is 200-300% higher.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU813232112A SU955106A1 (en) | 1981-01-06 | 1981-01-06 | Integrator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU813232112A SU955106A1 (en) | 1981-01-06 | 1981-01-06 | Integrator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU955106A1 true SU955106A1 (en) | 1982-08-30 |
Family
ID=20937228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU813232112A SU955106A1 (en) | 1981-01-06 | 1981-01-06 | Integrator |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU955106A1 (en) |
-
1981
- 1981-01-06 SU SU813232112A patent/SU955106A1/en active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4352070A (en) | Sample-and-hold unit | |
| EP0483846B1 (en) | Analog-to-digital converter circuit | |
| US4284906A (en) | Constant amplitude variable frequency synchronized linear ramp generator | |
| WO1991005222A1 (en) | Device for processing sensor signals | |
| SU955106A1 (en) | Integrator | |
| US5231360A (en) | Multi-range voltage amplifier having multiplying digital/analog converters and programmable filter using multiplying DAC in feedback loop | |
| Anderson et al. | Front-end electronics for the atlas tile calorimeter | |
| US11768231B1 (en) | Current measurement circuit, current measurement method and nanopore sequencing device | |
| US4426624A (en) | Device and method for amplifying and sampling multiplexed signals | |
| US6838946B2 (en) | Circuit and method for adjusting circuit tolerances | |
| EP0238748B1 (en) | Travelling wave sampler | |
| CA2042146A1 (en) | High precision composite amplifier with improved high speed response | |
| US3594780A (en) | Digital to analog converter having capacitor charged by input code pulses | |
| JPS6352497B2 (en) | ||
| JPH07176964A (en) | Gain controller | |
| RU2030108C1 (en) | Period-to-voltage converter | |
| DE4341937A1 (en) | Electrical device with an arrangement for compensation of a DC voltage component | |
| SU1023345A1 (en) | Averaging device | |
| KR100240450B1 (en) | Linear output characteristics control apparatus and method of automatic gain control | |
| SU811200A1 (en) | Device for level-wise quantization | |
| SU586393A1 (en) | Ac -to -ac voltage ratio meter | |
| RU2007028C1 (en) | Transducer from time range to direct voltage | |
| CN111245404A (en) | Apparatus and method for generating waveforms | |
| GB2220092A (en) | Integrating circuit | |
| US4070591A (en) | Error corrected error amplifier |