Claims (2)
Наиболее близким к предлагаемому техническим решением вл етс устройство дл выборки адресов, содержащее выходной транзистор, входной транзистор, трансформатор с первичной обмоткой, подсоединенной между коллектором входного транзистора и источником питани , вторичной обмоткой, подсоединенной через RC-цепочку к базе выходного транзистора, источник напр жени смещени , катушку индуктив ности, ферритовый сердечник с трем . обмотками, перва из которых через катушку индуктивности подсоединена к источнику напр жени смещени , втора - через диод к источнику питани треть - между источником питани и коллектором выходного транзистора, эмиттер которого соединен с нагрузкой 2. Недостаток этого устройства состоит в том, что RC-цепочка, соедин юща вторичную обмотку трансформато ра с базой выходного транзистора, формирует базовый запирающий ток выходного транзистора, величина которого ограничена по величине и не может быть больше отпирающего тока. Это приводит к увеличению времени выключени выходного транзистора ухудшает стабильность длительности импульсов выборки и увеличивает мощность, рассеиваемую выходным транзистором при его выключении, что снижает нагрузочную, способность устройства, а следовательно, надежность устройства. Целью изобретени вл етс повы шение надежности устройства за счет повышени стабильности длител ности импульсов выборки и нагрузоч ной способности. Поставленна цель достигаетс тем, что в устройство дл выборки а ресов, содержащее входной тр нзистор , база которого-через резистор подключена к входу устройства, а эмиттер соединен с шиной нулевого потенциала, трансформатор, вы ды первичной обмотки которого подключены соответственно к первой шине питани и коллектору входного транзистора, выходной транзис тор, эмиттер которого вл етс выходом устройства, ферритовый сердечник , прошитый трем обмотками, причем выводы первой обмотки соединены соответственно с коллектором выходного транзистора и второй шиной питани , выводы второй обмотки подключены к шине нулевого потенциала и к аноду диода,катод торого соединён с второй шиной пит ни , выводы третьей обмотки подключены через катушку индуктивност к источнику напр жени смещени , в де|1ы первый и второй дополнительные диоды, катод и анод которых подключены, к базе выходного транзис тора , а трансформатор содержит допо нительную вторичную обмотку, причем разноименные выводы вторичных обмо ооединены с катодом второго дополнительного диода, а другие выводы основной и дополнительной вторичных обмоток подключены соответственно к аноду первого дополнительного диода и эмиттеру выходного транзистора. На чертеже дана электрическа схема предлагаемого устройства. Оно содержит входной транзистор 1, резистор 2, трансформатор 3, выходной транзистор , первый дополнительный диод 5, второй дополнительный диод 6, ферритовый сердечник 7 с пр моугольной петлей гистерезиса с трем обмотками 8-10, катушку 11 индуктивности, источник 12 напр жени смещени , диод 13. Трансформатор 3 содержит первичную обмотку 14, основную вторичную обмотку 15 и дополнительную вторичную обмотку 16. Нагрузка 17 устройства подключена к эмиттеру выходного транзистора k. Транзисторы l8 нагрузки 17 служат дл коммутации шин выборки. Устройство содержит также разв зывающий конденсатор 19В цепи источника напр жени смещени 12 могут быть включены последовательно .обмотки смещени нескольких ферритовых сердечников, аналогичных сердечнику 7, и несколько катушек 11 индуктивности. Перва 20 и втора 21 шины питани подключаютс к источникам напр жени +Е и +Егч (не показаны ) , Устройство работает следующим образом . В исходном состо нии входной транзистор 1, выходной транзистор и диоды 5,6 и 13 наход тс в закрытом состо нии, через первую обмотку 8 ферритового сердечникаi 7 протекает посто нный ток смещени . При по влении на входе запускающего импульса входной транзистор 1 открываетс и через трансформатор 3 открывает выходной транзистор 4. Базовый ток Igвключени выходного транзистора протекает через последовательно соединенные основную и дополнительную обмотки 15 и 1б трансформатора 3 и первый дополнительный диод Б. Величина этого тока зависит от отношени числа витков первичной обмотки 1 к сумме витков вторичных обмоток 15 и 1б. Если это отношение равно, например, единице, ток Ig равен току fj первичной обмотки И. Выходной транзистор открываетс и через этот транзистор и обмотку 9 ферритового сердечника 7 в нагрузку 17 начинает течь ток выборки. Когда суммарное поле тока смещени в обмотке 8 и тока выборки в обмотке 9 ферритового сердечника 7 достигнет значени , при котором начинаетс перемагничивание сердечника, рост тока выборки прекращаетс , и он ста билизируетс . В течение длительности входного импульса трансформатор 3 намагничиваетс током намагничивани 1, кото рый протекает через первичную обмот ку 1, и нарастает пропорционально длительности входного импульса, и стремитс к величине тока Ij. По окончании входного запускающего импульса входной транзистор 1 закрываетс , трансформатор 3 намина ет размагничиватьс , создава на вторичных обмотках 15 и 16 ЭДС отри цательной пол рности. При этом первый дополнительный диод 5 закрывает с , а второй диод 6 открываетс и начинает проводить базовый ток Ig выключени выходного транзистора 4. Ток Ig создаетс дополнительной вторичной обмоткой 16 за счет тока намагничивани I„, а величина этого ка зависит от соотношени числа витков первичной обмотки k и дополнительной вторичной обмотки 1б трансформатора 3. Если это отношение равно , например, п ти, то базовый ток выключени Ig в п ть раз больше тока намагничивани I . и может в 2-3 раза превышать величину пр мого базового тока IgПри этом обеспечиваетс быстрое выключение выходного транзистора k, что стабилизирует длительность тока выборки и снижает потери мощности, св занные с переходом этого транзистора из включенного состо ни в выключенное, что позвол ет увеличить нагрузку на устройство. После выключение выходного транзистора i магнитна энерги , запасен на ферритовым сердечником 7, через его обмотку 10 и диод 13 возвращаетс на источник Е и разв зывающий конденсатор 19- , Как показал схемно-технический анализ и результаты проведенных испытаний , предложенное устройство по сравнению с известным обеспечивает положительный эффект, заключающийс в повышении стабильности длительности импульсов тока выборки в 1,-52 раза и повышении нагрузочной способности устройства на 30-40 за счет обеспечени форсированного выключени выходного транзистора 4 при помощи дополнительных диодов 5 и 6 и дополнительной вторичной обмотки 16 трансформатора 3. Формула изобретени Устройство дл выборки адресов, содержащее входной транзистор, бава которого через резистор подключена к входу устройства,а эмиттер соединен с шиной нулевого потенциала, трансформатор, выводы первичной обмотки которого подключены соответственно к первой шине питани и коллектору входного транзистора, выходной транзистор, эмиттер которого вл етг с выходом устройства, ферритов«й сердечник, прошитый трем oбмotкaми, причем выводы первой обмотки соединены соответственно с коллектором выходп ного транзистора и второй шиной питани , выводы второй обмотки подключены к шине нулевого потенциала и к аноду диода, катод которого соединен с второй шцной питани , выводы третьей обмотки подключены через катушку индуктивности к источнику напр жени смещени , о т л и ч а ю щ е ёс тем, что, с целью повышени надежности устройства, оно содержит первый и второй дополнительные дкоды, катод и анод которых подключены к базе выходного транзистора, а трансформатор содержит дополнительную вторичную обмотку, причем разноименные выводы вторичных обмоток соединены с катодом второго дополнительного диода, а другие выводы основной и дополнительной вторичных обмо ток подключены соответственно к аноду первого дополнительного диода и , эмиттеру выходного транзистора. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР If 265189. кл. G 11 С 7/00, 1969. The closest to the proposed technical solution is an address sampling device containing an output transistor, an input transistor, a transformer with a primary winding connected between an input transistor collector and a power source, a secondary winding connected through an RC chain to the output transistor base, a voltage source displacement, inductance coil, ferrite core with three. windings, the first of which is connected via an inductor to the bias voltage source, and the second through a diode to the power source one third between the power source and the collector of the output transistor, the emitter of which is connected to the load 2. The disadvantage of this device is that the RC-chain , connecting the secondary winding of the transformer with the base of the output transistor, forms the basic blocking current of the output transistor, the magnitude of which is limited in magnitude and cannot be greater than the unlocking current. This leads to an increase in the turn-off time of the output transistor impairs the stability of the pulse duration of the sample and increases the power dissipated by the output transistor when it is turned off, which reduces the load capacity of the device, and hence the reliability of the device. The aim of the invention is to increase the reliability of the device by increasing the stability of the sampling duration and load capacity. The goal is achieved by the fact that the device for sampling Ares, containing an input transistor, the base of which is connected via a resistor to the input of the device, and the emitter is connected to a zero potential bus, a transformer, the output of which is connected to the first power bus and an input transistor collector, an output transistor whose emitter is an output of the device, a ferrite core stitched in three windings, the terminals of the first winding being connected respectively to the output collector transistor and the second power bus, the leads of the second winding are connected to the zero potential bus and to the anode of the diode, the cathode of which is connected to the second power bus, the leads of the third winding are connected through an inductance to the bias voltage source, in the first and second additional the diodes, the cathode and anode of which are connected to the base of the output transistor, and the transformer contains an additional secondary winding, and the opposite terminals of the secondary are connected to the cathode of the second additional diode, and the other conclusions are basic d and additional secondary windings are connected respectively to the anode of the first additional diode and to the emitter of the output transistor. The drawing is an electrical diagram of the proposed device. It contains an input transistor 1, a resistor 2, a transformer 3, an output transistor, a first additional diode 5, a second additional diode 6, a ferrite core 7 with a rectangular hysteresis loop with three windings 8-10, an inductance coil 11, a bias voltage source 12, diode 13. Transformer 3 contains the primary winding 14, the main secondary winding 15 and an additional secondary winding 16. The device load 17 is connected to the emitter of the output transistor k. The transistors l8 of the load 17 serve to switch the sampling buses. The device also contains a decoupling capacitor 19B of the bias voltage source 12 may be connected in series with the bias windings of several ferrite cores, similar to core 7, and several inductors 11. The first 20 and second 21 power buses are connected to the voltage sources + E and + Egch (not shown). The device operates as follows. In the initial state, the input transistor 1, the output transistor, and the diodes 5,6 and 13 are in the closed state, a constant bias current flows through the first winding 8 of the ferrite core 7. When appearing at the input of the triggering pulse, the input transistor 1 opens and opens the output transistor 4 through the transformer 3. The base current Ig turns on the output transistor through the main and auxiliary windings 15 and 1b of the transformer 3 and the first additional diode B. The value of this current depends on the ratio the number of turns of the primary winding 1 to the sum of the turns of the secondary windings 15 and 1b. If this ratio is, for example, unity, the current Ig is equal to the current fj of the primary winding I. The output transistor opens and the sampling current begins to flow through this transistor and the winding 9 of the ferrite core 7. When the total bias current field in the winding 8 and the sample current in the winding 9 of the ferrite core 7 reaches a value at which the core begins to magnetize, the current rise in the sample stops and it stabilizes. During the duration of the input pulse, the transformer 3 is magnetized by the magnetizing current 1, which flows through the primary winding 1, and increases in proportion to the duration of the input pulse, and tends to the current Ij. At the end of the input trigger pulse, the input transistor 1 is closed, the transformer 3 is demagnetized, creating a negative polarity on the secondary windings 15 and 16. In this case, the first additional diode 5 closes c, and the second diode 6 opens and begins to conduct the base current Ig of turning off the output transistor 4. The current Ig creates an additional secondary winding 16 due to the magnetization current I ", and the value of this k depends on the ratio of the number of turns of the primary winding k and an additional secondary winding 1b of transformer 3. If this ratio is, for example, five, then the base cut-off current Ig is five times the magnetizing current I. and may be 2–3 times greater than the value of the forward base current Ig. At the same time, the output transistor k is quickly turned off, which stabilizes the sampling current duration and reduces the power loss associated with the transition of this transistor from on to off, which allows to increase the load on the device. After turning off the output transistor i, the magnetic energy stored on the ferrite core 7, through its winding 10 and diode 13 returns to the source E and the decoupling capacitor 19. As shown by the circuit analysis and the results of the tests, the proposed device provides the positive effect of increasing the stability of the pulse duration of the current sample by 1, -52 times and increasing the load capacity of the device by 30-40 by ensuring the forced shutdown of the output transistor 4 using additional diodes 5 and 6 and additional secondary winding 16 of the transformer 3. The invention The device for address sampling, containing the input transistor, which is connected through a resistor to the device input, and the emitter is connected to the zero potential bus, transformer, primary outputs the windings of which are connected respectively to the first power supply bus and the collector of the input transistor, the output transistor, the emitter of which is with the output of the device, ferrite core stitched by three The windings of the first winding are connected respectively to the collector of the output transistor and the second power bus, the leads of the second winding are connected to the zero potential bus and to the anode of the diode, the cathode of which is connected to the second power cable, the leads of the third winding are connected through a coil to the voltage source bias, in order to increase the reliability of the device, it contains the first and second additional codes, the cathode and anode of which are connected to the base of the output transistor, and The ormator contains an additional secondary winding, the opposite terminals of the secondary windings are connected to the cathode of the second additional diode, and the other terminals of the main and additional secondary windings are connected respectively to the anode of the first additional diode and, to the emitter of the output transistor. Sources of information taken into account in the examination 1. The author's certificate of the USSR If 265189. cl. G 11 C 7/00, 1969.
2.Авторское свидетельство СССР № 577563, кл. G 11 С 7/00, 1976 (прототип).2. USSR author's certificate number 577563, cl. G 11 C 7/00, 1976 (prototype).
ftft
ii
IZIz
±1/5± 1/5