SU951293A1 - Calculating device - Google Patents
Calculating device Download PDFInfo
- Publication number
- SU951293A1 SU951293A1 SU802967291A SU2967291A SU951293A1 SU 951293 A1 SU951293 A1 SU 951293A1 SU 802967291 A SU802967291 A SU 802967291A SU 2967291 A SU2967291 A SU 2967291A SU 951293 A1 SU951293 A1 SU 951293A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- counting
- sign
- binary code
- zero
- input
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
(54) СЧЕТНОЕ УСТГОЙСТВО(54) COUNTIFIED CONTRACT
Изобретение относитс к вычислительной технике и может быть использовано в арифметическом устройстве ЭВМ. Как правило, решение задач анализа сложных систем автоматического управлени высокого пор дка производитс путем математического моделировани на ЭВМ. Одной из основных задач анализа указанных систем вл етс задача определени устойчивости. При решении зтой задачи возникает необходимость посчета числа перемеи знака в р ду вычислений определенных величин 11. Аналогична необходимость может возникнуть при решении других математических задач. Так как вычислительный процесс существующих ЦВМ выполн етс , как правило, в двоич ном коде, то информаци о зиаке числовой величины выражаетс в виде комбинации нулей и единиц. Предположим, что знаку - соответствует нуль в знаковом разр де, а знаку + единица . Тогда в результате вычислительного процесса, в котором было получено п числовы величин с их знаками. Информаци о последних может быть представлена р дом, состо щим из нулей и единиц. Задача подсчета числа перемеи знака в этом случае сводитс к подсчету переходов от нул к единице, и наоборот . Известно устройство дл определени числа единиц в двоичном коде, содержащее входной регистр, регистр результата, блок предварительного суммировани и блоки выходных сумматоров 2. Недостатком его вл етс невозможность подсчета числа переходов от нул к единице и от единицы к нулю в двоичном коде. Наиболее блнзким к предложенному устройству вл етс счетное устройство, содержащее блок подсчета числа единиц в двоичном коде и входной трнггерный рстистрч 3. Недостатком его вл ютс низкие функциональные возможности, выражающиес в невозможности определени перемен знака в числовом р ду. Цель изобретени - расширение функциональных возможностей за счет осуществленн функции подсчета числа перемен знака в числовом р ду.The invention relates to computing and can be used in the arithmetic unit of a computer. As a rule, solving problems of analyzing complex high-order automatic control systems is carried out by mathematical modeling on a computer. One of the main tasks of analyzing these systems is the problem of determining stability. When solving this problem, it is necessary to calculate the number of sign reversals in a series of calculations of certain quantities 11. A similar need may arise when solving other mathematical problems. Since the computational process of existing digital computers is performed, as a rule, in binary code, the information about the numeric value of the sonic is expressed as a combination of zeros and ones. Suppose that the sign - corresponds to zero in the sign bit, and the sign + one. Then as a result of the computational process in which n numbers were obtained with their signs. Information about the latter can be represented by a series consisting of zeros and ones. The task of counting the number of sign reverses in this case is reduced to counting the transitions from zero to one, and vice versa. A device is known for determining the number of units in a binary code, containing an input register, a result register, a preliminary summing unit, and blocks of output adders 2. A disadvantage is the impossibility of counting the number of transitions from zero to one and from one to zero in binary code. Most blunt to the proposed device is a counting device that contains a block for counting the number of units in a binary code and an input thrusters network 3. It has the disadvantage of low functionality, which is reflected in the impossibility of determining sign changes in the numerical row. The purpose of the invention is to expand the functionality by implementing the function of counting the number of sign changes in a number series.
Указанна цель достигаетс тем, что в счетное устройство, содержащее блок подсчета числа единиц в двоичном коде, введены (п-1) сумматор по модулю два, где п - число разр дов числового р да, причем выходы сум-, матора по модулю два соединены с соответствующими входами блока подсчета числа единиц в двоичном коде, выходы которого вл ютс выходами устройства, первый вход каждого i-ro сумматора по модулю дваThis goal is achieved in that a modulo-two adder is entered into a counting device containing a unit for counting the number of units in a binary code, where n is the number of digits of the number series, and the outputs of the sum- and modulator two are connected with the corresponding inputs of the unit counting unit in binary code whose outputs are the device outputs, the first input of each i-ro modulo two
(i I, 2 . . .n-1), соединен с соответствующим i-ым входом устройства, а второй вход с (1+1)-ым входом устройства.(i I, 2... n-1), is connected to the corresponding i-th input of the device, and the second input is from the (1 + 1) -th input of the device.
На чертеже представлена структурна схема счетного устройства.The drawing shows a block diagram of the counting device.
Устройство содержит (п-1) сумматор 1 по модулю два и блок 2 подсчета числа единиц в двоичном коде, гдр п-число разр дов числового р да. Устройство имеет п входов 3 дл приема числового р да и выходы 4 результата посчета.The device contains (p-1) adder 1 modulo two and block 2 counting the number of ones in the binary code, rdr is the number of digits of the numerical series. The device has n inputs 3 for receiving a numerical row and 4 outputs for the counting result.
Работает устройство следующим образом. The device works as follows.
Уче числа переходов от нул к единице и от единицы к нулю (что и соответствует числу перемен знака) достаточно просто может быть осуществлен путем сложени по модулю два исходной комбинации с такой же, но сдвинутой на одан разр д вправо. Крайний , правь1Й разр д сдвинутой комбинации при этом не учитываетс . Тогда число единиц в полученной сумме равно числу перемен знака. 010100101 OIOIOOIOTaking into account the number of transitions from zero to one and from one to zero (which corresponds to the number of sign changes) can be done quite simply by adding modulo two source combinations with the same one, but shifted by one bit to the right. The extreme, right-hand bit of the shifted combination is not taken into account. Then the number of units in the resulting sum is equal to the number of sign changes. 010100101 OIOIOOIO
011110111 ,011110111,
т. е. равно семи. Чтобы исключить ситуацию, когда по вление единицы, в крайнем -левом разр де учитываетс при суммировании как песемена , суммирование в крайнем левом разр дi.e. equal to seven. In order to exclude the situation when the occurrence of a unit is taken into account in the left-most bit when summing up as seeds, the summation in the left-most bit
исходной комбинации не производитс , например . .. : . .10011101 I О 0111 оthe original combination is not made, for example. ..:. .10011101 I O 0111 o
1 о 100 1 1 получаемчисло единиц, равное четырем. 1 about 100 1 1 we get the number of units equal to four.
Использование изобретени в арифметических устройствах ЭВМ позвол ет быстро осуществл ть функцию подсчета числа перемен знакд в каком-либо числовом р ду, что ускор ет реализацию некоторых алгоритмов.The use of the invention in computer arithmetic devices makes it possible to quickly carry out the function of counting the number of changes of signs in a number series, which speeds up the implementation of some algorithms.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802967291A SU951293A1 (en) | 1980-08-04 | 1980-08-04 | Calculating device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802967291A SU951293A1 (en) | 1980-08-04 | 1980-08-04 | Calculating device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU951293A1 true SU951293A1 (en) | 1982-08-15 |
Family
ID=20912334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802967291A SU951293A1 (en) | 1980-08-04 | 1980-08-04 | Calculating device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU951293A1 (en) |
-
1980
- 1980-08-04 SU SU802967291A patent/SU951293A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Cavanagh | Computer arithmetic and Verilog HDL fundamentals | |
US3517173A (en) | Digital processor for performing fast fourier transforms | |
US4967388A (en) | Truncated product partial canonical signed digit multiplier | |
Faltin et al. | The real numbers as a wreath product | |
JPS584369B2 (en) | Digit Validity Tracker | |
JP2822399B2 (en) | Logarithmic function arithmetic unit | |
SU951293A1 (en) | Calculating device | |
O’Neil et al. | The calculation of the topological degree by quadrature | |
Guilfoyle et al. | Combinatorial logic based optical computing | |
CA2293953A1 (en) | A method and system for implementing a coprocessor | |
Fenwick | Introduction to computer data representation | |
CN109388372B (en) | MSD (minimum-order-of-performance) multiplication calculation method of three-value optical processor based on minimum module | |
Fagin | Fast addition of large integers | |
Ruiz et al. | Arithmetic and Algebraic Circuits | |
US3925649A (en) | Electronic computer for the static recognition of the divisibility, and the division of, numbers divisible by three, six and nine | |
SU1012251A1 (en) | Matrix calculator of logarithms | |
Iyer et al. | Generalised Algorithm for Multiplying Binary Numbers Via Vedic Mathematics | |
SU1003074A1 (en) | Device for parallel algebraic adding in sign-digit number system | |
SU955039A1 (en) | Device for division of binary numbers | |
SU726527A1 (en) | Number comparing arrangement | |
SU734683A1 (en) | Device for multiplying n-digit numbers | |
KR100202947B1 (en) | A pipelined binary multiplier | |
Shams Ahari | Computer Arithmetic in modern computers and usages of Computer Arithmetic | |
SU832555A1 (en) | Device for computing trigonometric functions | |
LaMeres | Number Systems |