SU944094A1 - Устройство задержки сигналов - Google Patents

Устройство задержки сигналов Download PDF

Info

Publication number
SU944094A1
SU944094A1 SU803211948A SU3211948A SU944094A1 SU 944094 A1 SU944094 A1 SU 944094A1 SU 803211948 A SU803211948 A SU 803211948A SU 3211948 A SU3211948 A SU 3211948A SU 944094 A1 SU944094 A1 SU 944094A1
Authority
SU
USSR - Soviet Union
Prior art keywords
thyristor
output
resistor
circuit
cathode
Prior art date
Application number
SU803211948A
Other languages
English (en)
Inventor
Валентин Семенович Абдулин
Original Assignee
Предприятие П/Я В-8851
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8851 filed Critical Предприятие П/Я В-8851
Priority to SU803211948A priority Critical patent/SU944094A1/ru
Application granted granted Critical
Publication of SU944094A1 publication Critical patent/SU944094A1/ru

Links

Landscapes

  • Generation Of Surge Voltage And Current (AREA)

Description

(,5) УСТРОЙСТВО ЗАДЕРЖКИ СИГНАТОВ
1
Изобретение относитс  к импульсной технике и может быть использовано в автоматике, преобразовательной и измерительной технике.
Известно устройство задержки сигналов , содержащее врем задающую RCцепь , подключенную через тиристор запуска к полюсам источника питани , .транзисторный блокинг-генератор, стабилитрон и дроссель, соединенный с ,0 конденсатором RC-цепи и анодом выходного тиристора, управл ющий электрод которого подсоединен к одной из дополнительных обмоток трансформатора транзисторного блокинг-генератора. 5 Катод транзистора запуска через резистор RC-цепи и стабилитрон соединен с базой транзистора блокинг-генератора . Трансформатор блокинг-генератора содержит две дополнительные об- 20 мотки, одна из которых повышающа  J.
Недостатком известного устройства задержки  вл етс  его низка  экономичность , выражающа с  в том.
что больша  часть энергии, накопленна  конденсатором RC-цепи, переходит в тепло, тогда как на получение выходного импульса тратитс  лишь незначительна  часть этой энергии, кроме того, при работе устройства в сильных магнитных пол х резко снижаетс  надежность его работы.
Наиболее близким к предлагаемому  вл етс  устройство задержки сигналов , содержащее источник питани , врем задающую RC-цепь, соединенную с генератором импульсов на однопереходном транзисторе, выходной нагрузочный резистор, тиристор запуска, катод которого соединен с RC-цепью и одной из баз однопереходного транзистора , к другой базе которого подсоединен управл ющий электрод выходного тиристора. Анод выходного тиристора подключен через диод к плюсовой обкладке конденсатора RC-цепи и через резистор - к управл ющему электроду тиристора запуска. Катод выходного тиристора подсоединен к от рицательной шине источника питани . Нагрузочный резистор включен между управл ющим электродом выходного тир стора и отрицательной шиной источника питани  2 1. Однако и данное устройство недостаточно экономично, Цель изобретени  - повышение экономичности . Дл  достижени  указанной цели в устройство задержки сигналов, содержащее источник питани , врам задающую RC-цепь, подключенную выходом к эмиттеру однопереходного транзистоpa , тиристор запуска, катод которого соединен с входом врем задающей RC-ц пи и одной из баз однопереходного ти ристора, к другой базе которого подключен управл ющий электрод выходног тиристора, выходной нагрузочной резистор , введены резистор и накопительный элемент, включающий входной резистор и зар дной конденсатор, одна обкладка которого подсоединена к отрицательной шине источника питани  друга  его обкладка подсоединена к аноду тиристора запуска и через вход ной резистор - к положительной шине источника питани , катод тиристора запуска соединен с анодом выходного тиристора и через введенный резистор подключен к отрицательной шине источ ника питани , катод выходного тиристора соединен через выходной нагрузочный резистор с отрицательной шино источника питани . Введение дополнительного резистор и накопительного элемента, включающе го входной резистор и зар дный конденсатор , а также соединение элементов схемы указанным образом, позвол  ет обеспечить устройство импульсным питанием, в результате чего основна  часть энергии источника питани  идет на получение выходного импульса а незначительна  - на осуществление работы устройства, что значительно повышает экономичность устройства. На чертеже изображена принципиаль на  электрическа  схема предлагаемого устройства задержки. Устройство задержки сигналов содержит источник 1 питани  (+Е), состо щую из резистора 2 и конденсатора 3 врем задающую RC-цепь, генерато импульсов на однопереходном транзисторе , тиристор 5 запуска, накопительный элемент, включающий входной резистор 6 и зар дный конденсатор 7, ополнительный резистор 8, выходной тиристор 9, выходной нагрузочный резистор 10. Врем задающа  RC-цепь соединена с генератором импульсов на однопереходном транзисторе j. Зар дный конденсатор 7 подсоединен одной обкладкой, к отрицательному полюсу источника 1 питани , другой - к аноду тиристора 5 и через входной резистор 6 - к положительному полюсу источника 1 питани . Катод тиристора 5 запуска соединен с анодом тиристора 9 с одной из баз однопереходного транзистора , с резистором 2 RC-цепи и через допoлнитeльt ый резистор 8 с отрицательным полюсом источника 1. Катод тиристора 9 соединен с выходным нагрузочным резистором 10. Управл ющий электрод тиристора 9 подсоединен к другой базе однопереходного транзистора А. Устройство работает следующим образом . В паузе между запускающими импульсами конденсатор 7 зар жаетс  через входной резистор 6 от источника 1 питани . После подачи входного импульса на управл ющий электрод тиристора 5 запуска последний открываетс  и на резисторе В выдел етс  экспоненциальный импульс, который служит дл  импульсного питани  всего устройства. Конденсатор 3 врем задающей RC-цепи начинает зар жатьс  через резистор 2 уже. от источника импульсного питани  и, как только напр жение на конденсаторе 3 достигает порога срабатывани  однопереходного транзистора k генератора импульсов, на выходе последнего по вл етс  импульс. Этот импульс поступает на управл ющий электрод тиристора 9, который открываетс  и оставша с  больша  часть энергии импульсного питани  разр жаетс  на выходном нагрузочном сопротивлении (резисторе) 10. Тиристор -5 закрываетс . . Таким образом, предложенное устройство обеспечивает заданную задержку импульсного сигнала, причем на получение выходного импульсного сигнала тратитс  больша  часть энергии источника , тогда как в известном устройстве основна  часть энергии источника тратитс  на осуществление работы схемы и при этом переходит в тепло. При одинаковой затрачиваемой энергии источника питани  мощность выходного

Claims (1)

  1. Формула изобретения
    Устройство задержки сигналов, содержащее источник питания, времязадающую RC-цепь, подключенную выходом к эмиттеру однопереходного транзистора, тиристор запуска, катод которого го соединен с входом времязадающей RCцепи и одной из баз однопереходного транзистора, к другой базе которого подключен управляющий электрод выходного тиристора, выходной нагрузоч-25 ный резистор, отличающе944094 * е с я тем, что, с целью повышения экономичности, в него введены резне тор и накопительный элемент, включающий входной резистор и зарядный 5 конденсатор, одна обкладка которого подсоединена к отрицательной шине источника питания, другая его обкладка подсоединена к аноду тиристора запуска и через входной резис10 тор - к положительной шине источника питания, катод тиристора запуска соединен с анодом выходного тиристо· ра и через введенный резистор подключен к отрицательной шине источника питания, катод выходного тиристора соединен через выходной нагрузочный резистор с отрицательной шиной источника питания.
SU803211948A 1980-12-04 1980-12-04 Устройство задержки сигналов SU944094A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU803211948A SU944094A1 (ru) 1980-12-04 1980-12-04 Устройство задержки сигналов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU803211948A SU944094A1 (ru) 1980-12-04 1980-12-04 Устройство задержки сигналов

Publications (1)

Publication Number Publication Date
SU944094A1 true SU944094A1 (ru) 1982-07-15

Family

ID=20929690

Family Applications (1)

Application Number Title Priority Date Filing Date
SU803211948A SU944094A1 (ru) 1980-12-04 1980-12-04 Устройство задержки сигналов

Country Status (1)

Country Link
SU (1) SU944094A1 (ru)

Similar Documents

Publication Publication Date Title
SU944094A1 (ru) Устройство задержки сигналов
SU400984A1 (ru) Устройство задержки
SU669341A1 (ru) Ключевой стабилизатор напр жени посто нного тока
SU559387A1 (ru) Импульсный модул тор
SU1084977A1 (ru) Импульсный модул тор
SU1534634A1 (ru) Система зар да аккумул торной батареи разнопол рным импульсным током
SU442099A1 (ru) Устройство дл импульсного регулировани т гового электродвигател
SU1336215A1 (ru) Формирователь импульсов управлени тиристорами
SU452913A1 (ru) Импульсный модул тор
SU410522A1 (ru)
SU552646A1 (ru) Реле времени
SU545056A1 (ru) Устройство дл стабилизации скорости коллекторного двигател
SU477525A1 (ru) Импульсный модул тор
SU571838A1 (ru) Реле времени
SU453787A1 (ru) Устройство амплитудного управления генератора возбуждения эмиссионных спектров
SU1023577A1 (ru) Устройство дл формировани импульсов управлени тиристорами
SU546098A1 (ru) Импульсный модул тор
SU1018214A1 (ru) Формирователь управл ющих импульсов
SU587611A1 (ru) Устройство задержки
SU526073A1 (ru) Импульсный модул тор
SU1343520A1 (ru) Управл емый преобразователь переменного напр жени в посто нное
SU1018202A1 (ru) Импульсный модул тор
SU410537A1 (ru)
SU775836A1 (ru) Устройство дл формировани импульсов управлени тиристорами
SU1262698A1 (ru) Генератор пачек импульсов