Claims (2)
Цель изобретени - упрощение структуры функционального генератора . 39 Указанна цель достигаетс тем, что функциональный генератор, содержащий задающий генератор импульсов, счетчик, вход которого соединен с выходом задающего генератора импульсов , блок пам ти, адресные входы которого соединены с разр дными выходами счетчика,дешифратор, входы которого соединены с выходами блока пам ти, m инверторных чеек, кажда из которых выполнена на трансформаторе , вторичные обмотки трансформаторов инверторных чеек соединены по следовательно , свободные выводы вторичных обмоток трансформаторов пер ,вой и т-й инверторных чеек вл ютс Iвыходами функционального генератора, дополнительно содержит в каждой инве торной чейке первый и второй защитные диоды, первую и вторую группы транзисторных ключей из 2 ключей кажда , первую и вторую группы коммути рующих диодов из с - 1 диодо кажда , выпр мительный диодный мост и шунтирующий транзисторный ключ, тран сформатор каждой инверторной чейки имеет дополнительную вторичную обмот ку, подключенную к первому и второму входам выпЧз мительного диодного моста , первична .обмотка трансформатора каждой инверторной чейки имеет средний вывод, соединенный с шиной положительного питающего напр жени , и выводов от каждой половины первичной обмотки, начина от ее свободного вывода, выводы первой и второй половин первичной обмотки трансформатора , кроме Е-Х, каждой инверторной чейки соединены с анодами соответствующих коммутирующих диодов первой и второй групп, катоды которых через соответствующие транзисторные ключи первой и второй групп соединены с шиной отрицательного питающего напр жени , Е-е выводы первой и второй половин первичной обмотки трансформатора каждой инвертор ной 4ейки соединены с анодами первого и второго защитных диодов и через соответствующие транзисторные ключи первой и второй групп с шиной отрицательного питающего напр жени , катоды первого и второго защитных диодов соединены с шиной отрицательного питающего напр жени , анодный выход выпр мительного диодного моста соединен с шиной отрицательного питающего напр жени непосредственно , а катодный выход - через шунтирующии транзисторный ключ, управл ющие входы транзисторных ключей первой и второй групп и шунтирующего транзисторного ключа каждой инверторной чейки соединены с соответствующими выходами дешифратора, причем соотношение между количеством витков вторичных обмоток трансформаторов инверторных чеек соответствует закону геометрической прогрессии со знаменателем, равным 2В + 1. На чертеже приведена блок-схема функционального генератора. Функциональный генератор содер ит задающий генератор 1 импульсов, сметчик 2, блок 3 пам ти, дешифратор 4, m инверторных чеек 5,...,5fn кажда из которых выполнена на трансформаторе 6 с первичной обмоткой 7, вторичной основной 8 и дополнительной 9 обмотками, 2- 1 коммутирующих диодах 10,..., ,первой группы, Р транзисторных ключах 11 Пр первой группы. С- 1 коммутирующих 2.,.,., 12f второй групиодах пы, 2 транзисторных ключах 13,... 13g второй группы, первом 1 и втором 15 защитных диодах, выпр мительном диодном мосте 16 и шунтирующем транзисторном ключе 17. функциональный генератор работает следующим образом. Генератор 1 вырабатывает импульсы с частотой f р %Ь|Х ® количество ступенек в периоде; fa - частота выходного сигна- ла функционального генератора, которые поступают на вход счетчика The purpose of the invention is to simplify the structure of the functional generator. 39 This goal is achieved by the fact that a function generator containing a master pulse generator, a counter whose input is connected to the output of the master pulse generator, a memory block whose address inputs are connected to the discharge outputs of the counter, a decoder whose inputs are connected to the outputs of the memory block , m of inverter cells, each of which is made on the transformer, the secondary windings of the transformers of the inverter cells are connected, therefore, the free leads of the secondary windings of the transformers are first, first and second The repeater cells are I outputs of the functional generator, additionally contains in each investment cell the first and second protective diodes, the first and second groups of transistor switches of 2 keys each, the first and second groups of switching diodes from c - 1 diode, each rectifying diode bridge and the shunt transistor switch, the transformer of each inverter cell has an additional secondary winding connected to the first and second inputs of the positive diode bridge, the primary winding of the transformer of each investment The horn cell has an average output connected to the positive supply voltage bus and the terminals from each half of the primary winding, starting from its free output, the terminals of the first and second halves of the transformer primary winding, except for Е-X, each inverter cell are connected to the anodes of the corresponding switching Diodes of the first and second groups, the cathodes of which are connected to the negative supply voltage through the corresponding transistor switches of the first and second groups, the output of the first and second halves of the primary The transformer windings of each inverter 4-ki are connected to the anodes of the first and second protective diodes and through the corresponding transistor switches of the first and second groups to the negative supply voltage, the cathodes of the first and second protective diodes are connected to the negative supply voltage, anode output of the rectifying diode bridge connected to the negative supply voltage bus directly, and the cathode output through a shunt transistor switch, the control inputs of the transistor switches first and The second group and the shunt transistor switch of each inverter cell are connected to the corresponding outputs of the decoder, and the ratio between the number of turns of the secondary windings of the inverter cell transformers corresponds to the geometric progression law with a denominator equal to 2B + 1. The drawing shows the block diagram of the functional generator. The functional generator contains a master pulse generator 1, an estimator 2, a memory block 3, a decoder 4, m of inverter cells 5, ..., 5fn each of which is made on transformer 6 with primary winding 7, secondary primary 8 and additional 9 windings, 2-1 commuting diodes 10, ...,, of the first group, P transistor switches 11 Pr of the first group. C-1 commuting 2.,.,., 12f of the second group, 2 transistor switches 13, ... 13g of the second group, first 1 and second 15 protective diodes, a rectifying diode bridge 16 and a shunting transistor switch 17. the function generator operates in the following way. The generator 1 generates pulses with a frequency f p% b | x ® the number of steps in the period; fa is the frequency of the output signal of the function generator, which is fed to the input of the counter
2. Параллельный двоичный код с выходов счетчика 2 поступает на адресные входы блока 3 пам ти. Блок 3. пам ти до установки его в функциональный генератор программируетс таким образом , чтобы при смене кодов на его адресных входах на выходах дешифратора по вл лись коды, соответствующие алгоритму управлени инверторными чейками 5 , . . , Д- получени заданной периодической функции на выходе функционального генератора . Дл по снени работы функционального генератора рассмотрим способ представлени целых натуральных чисел с помощью нечетного симметричного относительно нул кода. Любое целое положительное или отрицательное число N можно представить с помощью начетного симметричного кода следующим образом N (o,ti,t2,t,...,te).(2e+i)% + (0,tl,t2,i,...,tn-(2E+l)4(0,t 1 t2,t,...,±g).(2e+ir- +... + (o,ti,t t2, ...tO- (2P+1)° , где 1 - максимальное число системы счислени , равное количеству отводов; 21+1 - основание системы счислени ; i - максимальный разр д сиетемы i пп - 1; выражение (0,t1, t2,±.. .t) означает, что выбираетс одно из чисел в каждом разр де (положительное или отрицательное) дл представлени какого-либо конкретного числа. Пусть, например, не обходимо представить число N 273 в семиричной системе счислени . При этом 21+1 7, а число отводов 1 3- Следовательно, N (0,t1,t2,t3)7+(0,±l,t2,t5)/ + ... + (0,11,12,±3)7°. Легко видеть, что. дл семиричной системы счислени 273 1 - 7 -3-7 +0-7°, код 1(-1)(-3)(0); дл дев тиричной системы счислени 273 3-9 +3-9+3-9°,код 333; дл п тиричной системы счислени 273 3-5 + 1-5,.5-2-5°, код 3 10(-2). В предлагаемом функциональном ге нераторе кажда из инверторных чее 5 , . . . , 5т реализует один разр д системы счислени . Таким образом, если использовать семиричный код дл построени функционального генератора, состо ющего из последовательно соединенных m i + 1 инверторных чеек 5 , . . . , 5 то необходимо обеспечить соотношение выходных сигналов между соседними инверторными чейками 5 , 5:, .J jT-i ( при одном и том же числе кода дл каждого разр да), равное семи. Кажда из инверторных чеек 5-) , . . . , 5 должна обеспечивать семь уровней сигнала, относ щиес между собой как числа натурального р да: 0,11, 1,-АКоэффициенты передачи инверторных чеек 5j(..., 5 соотнос тс между собой по закону геометрической прогрессии со знаменателем, рав ным 2Е+1 , где И - количество отводов в каждой половине первичной обмотки 7. Наибольший коэффициент пер дачи инвертора по напр жению соответствует включению ключа lip или 13р. Следующий уровень, меньший на единицу, обеспечиваетс включением ключа llg--) или 13g--( и т.д. Наименьшему уровню, равному единице, соответствует включение только ключа 1Ц или 13xf. Уровень, равный нулю, обеспечиваетс включением шун тирующего ключа 17, который через выпр мительный диодный мост 16 закорачивает дополнительную вторичную Обмотку 9, тем самым формиру уро ,вень нул на выходах инверторных чеек 5,..., 5,„. Пусть, например, дл обеспечени заданной точности формировани какой-либо функции достаточно использовать функциональный генератор из трех инверторных чеек 5, 5fj, 5з (т 3) с семиричной системой счислени (основание системы р 7). При этом максимальна цифрова емкость генератора будет равна „т 1 S Е-ЕL- з. Р - 1 Допустим в какой-то момент времени , где л - количест %ыхво ступенек в четверти периода выходного сигнала, необходимо сформи ровать уровень выходного сигнала, равный 1б1.е, где е - уровень напр жени , соответствующий единице IJebix-rrtdx S Число 161е можно представить в следующем виде 1б1е е(3-7 +2-7+0-7 ),код 320. л реализации этого числа при усовии , что включение ключей 1 Ц ,. . . , 11 соответствует формированию чисел о знаком плюс, а ключей 13(,. Зт, - со знаком минус, необходимо включить ключ llj (число ) инверторной чейки Sj, ключ П (число 1) инверторной чейки 512. ключ 17 число 0 инверторной чейки 5-) Задав ординаты формируемой функии числовыми значени ми дл каждого момента времени V и определив код включени ключей 1Ц,..., llg и 1 3.4, . . ., 1 Зр дл каждой инверторной чейки 5,..., 5 можно произвеси программирование блока 3 пам ти. С выхода дешифратора импульсы оступают на управл ющие входы тех лючей 11...Ней 13.--Пв, вклю79 чение которых обеспечивает заданный уровень напр жени на выходе функционального генератора в заданный момент времени ОТ . Количество слов блока 3 пам ти выбираетс , исход из количества ступенек в периоде функции, а разр дность слова определ етс количеством ключей П ... 1 1 (7 и 1 3 . - . З в инверторных чейках :...5 Амплитуды сигналов на вторичных обмотках трансформаторов 6 инверторных чеек 5 5 соотнос тс между собой по закону геометрической прогрессии со знаменателем, равным 22+1. Это соотношение обеспечиваетс соответствующим выбором числа витков вторичных обмоток тран форматоров 6 . Благодар использованию более высокого основани системы счислени , реализуемой в предлагаемом функциональном генераторе 2Е + по сравнению с прототипом, где , обеспечиваетс более высока точность формировани функции при одинаковом количестве инверторных чеек или обеспечиваетс ynpoiiie ние структуры функционального генератора за счет сокращени количесгва инверторных чеек при неиЗгме -м-1ой точности. Формула изобретени Функциональный генератор, содер жащий задающий генератор импульсов счетчик, вход которого соединен с выходом задающего генератора импул сов, блок пам ти, адресныг; хг.ль которого соединены с разр дными вы ходами счетчика, дешифратор, входы которого соединены с выходами блок пам ти, m инверторных чеек., ка;к-да из которых вь1полнена Fia -.-рансф матера,вторичные обмотки траисформэ торов инверторных чеек соединень; последовательно, свободные вторичных обмоток трансформаторов первой и гп-й инверторных чеек вл ютс выходами функционального генератора, отличающийс тем, что, с целью упрощени структуры, он содержит з каждой ин верторной чейке первый и второй за щитные диоды, первую и вторую группы транзисторных ключей из - ключей кажда , первую и группь коммутирующих из g - 1 диодов ка);(да , выпр мительный диодный мост и шунтирующий транзисторный ключ, трансформатор каждой инверторной чейк -; имеет дополнительную вторичную обмотку, подключенную к первому и второму входам выпр мительного диОД1-1ОГО моста, первична обмотка трансформатора каждой инверторной чейки имеет средний вывод, соединениый с шиной положительного питающего напр жени , а выводов от каждой половины первичной обмотки, начина от ее свободного вывода, выводы пер-зой и второй половин первичной обмотки трансформатора, кроме Р х, ииверторьюй чейки соедине .-ibi с анодами соответствующих коммутирующих диодов и второй групп, катоды которых через соответствующие транзисторные ключи первой и второй групп соединены с шиной отрицательного питающего напр жени , 2-е выводы первой и второй половин перз|ч-ной обмотки трансформатора каждой инверторной чейки соединены с анодами первого и -второго защитных диодов и. через соответствующие транзисторные клю-и первой и второй групп с шиной отрицательного питающего напр жени , кагоды первого и Е орого защитных диодов соединены с шиной отри1лательного питающего на пр нбни , анодный выход выпр мительного диодного моста соединен с ши1--1ОЙ отрицательного питаюидего напр | ( мепосрелственио, а катодный :Ы)од - через и унтирующий транзисторный ключ, управл ющие входы транзист ( ключей 1ервой и второй групп --, 1,ру;ОЩе 0 Т,ТЧЗИ: -; Орионе КЛЮ -:л клждой инверторной чейки соеди -:ег1Ь с соответствую-щими выходами деи1Ифрзтора, причем соотношение между холичестзом витков втсричных обмогок трансформаторов инверторных чеек соответствует закону геометрической прогрессии со знаменателем, рав .ым 2Вн-1 . Источники информации, прин тые во внимание при экспертизе 1„ Смелов В.Б., Фомичев B.C. Аналого-цифровые и цифроаналоговые нелинейные вычислительные устройства. Л, ; Энерги , 1974 - с. 130, рис. 511 , 2, AsTOpcKoe свидевтельство СССР f 505103, кл. G 06 G 7/26,1976 (прототип ) .2. A parallel binary code from the outputs of counter 2 is fed to the address inputs of memory block 3. Block 3. The memory before programming it into the function generator is programmed so that when changing codes at its address inputs, codes appear at the outputs of the decoder in accordance with the control algorithm of inverter cells 5,. . , E- obtain a given periodic function at the output of the functional generator. To clarify the operation of the function generator, consider the method of representing integers with the help of an odd symmetric with respect to zero code. Any integer positive or negative number N can be represented using the odd symmetric code as follows N (o, ti, t2, t, ..., te). (2e + i)% + (0, tl, t2, i ,. .., tn- (2E + l) 4 (0, t 1 t2, t, ..., ± g). (2e + ir- + ... + (o, ti, t t2, ... tO - (2P + 1) °, where 1 is the maximum number of the number system, equal to the number of taps, 21 + 1 is the base of the number system, i is the maximum bit of the network i nn-1, the expression (0, t1, t2, ± .. .t) means that one of the numbers in each category is chosen (positive or negative) to represent a particular number. Suppose, for example, that The number N 273 in the seven-fold number system, with 21 + 1 7 and the number of taps 1 3- Therefore, N (0, t1, t2, t3) 7+ (0, ± l, t2, t5) / + ... + (0.11, 12, ± 3) 7 °. It is easy to see that for the seven-fold number system 273 1 - 7 -3-7 + 0-7 °, code 1 (-1) (- 3) (0) 273 3-9 + 3-9 + 3-9 °, code 333; 273 3-5 + 1-5, .5-2-5 °, code 3 10 (- 2). In the proposed functional generator, each of the inverters is 5,. . . , 5t realizes one bit of the number system. Thus, if we use the seven-fold code to construct a functional generator consisting of series-connected m i + 1 inverter cells 5,. . . , 5 it is necessary to ensure the ratio of output signals between adjacent inverter cells 5, 5 :, .J jT-i (with the same number of code for each bit), equal to seven. Each of the inverter cells 5-),. . . , 5 should provide seven signal levels related to each other as numbers of the natural row: 0.11, 1, -Accoupling coefficients of inverter cells 5j (..., 5 correlate to each other according to the law of geometric progression with a denominator equal to 2Е +1, where AND is the number of taps in each half of the primary winding 7. The highest voltage coefficient of the inverter corresponds to the inclusion of the lip key or 13p. The next level, smaller by one, is provided by including the llg-- key or 13g - (and etc. The lowest level is equal to one It does not turn on only the 1C or 13xf key. A level equal to zero is provided by turning on the shunting key 17, which through the rectifying diode bridge 16 short-circuits the additional secondary Winding 9, thereby forming a level, vent zero at the outputs of the inverter cells 5, ..., 5, ". Let, for example, to ensure a given accuracy of the formation of a function, it suffices to use a functional generator of three inverter cells 5, 5fj, 5z (m 3) with a seven-fold numbering system (base of system p 7). In this case, the maximum digital capacitance of the generator will be equal to "T 1 S E-EL-3. P - 1 Suppose at some point in time, where l is the number of steps in a quarter of the output signal period, it is necessary to form an output signal level equal to 1b1.e, where e is the voltage level corresponding to the unit IJebix-rrtdx S Number 161e can be represented in the following form 1b1e e (3-7 + 2-7 + 0-7), code 320. l of the implementation of this number with the use of keys that include . . , 11 corresponds to the formation of numbers about the plus sign, and the keys 13 (,. Zm, - with the minus sign, you must turn on the key llj (number) of the inverter cell Sj, the key P (number 1) of the inverter cell 512. the key 17 -) By specifying the ordinates of the generated function by numerical values for each time V and determining the inclusion code of the keys 1C, ..., llg and 1 3.4,. . ., 1 Cp for each inverter cell 5, ..., 5 it is possible to program the memory 3 block. From the output of the decoder, the pulses reach the control inputs of those keys 11 ... Nei 13 .-- Pw, the inclusion of which provides a predetermined voltage level at the output of the function generator at a given time from OT. The number of words of the memory block 3 is selected based on the number of steps in the function period, and the word width is determined by the number of keys P ... 1 1 (7 and 1 3. -. 3 in the inverter cells: ... 5 Amplitudes of signals per the secondary windings of the transformer 6 of the inverter cells 5 5 are related to each other according to the law of a geometric progression with a denominator of 22 + 1. This ratio is ensured by the appropriate choice of the number of turns of the secondary windings of the transformers 6. My proposed functional generator 2E + compared to the prototype, where, provides higher accuracy of function formation with the same number of inverter cells or provides a better structure of the functional generator by reducing the number of inverter cells with non-fi-m-1 accuracy. a counter containing a pulse generator, the input of which is connected to the output of the master pulse generator, a memory block, an address generator; which is connected to the discharge outputs of the counter, the decoder, the inputs of which are connected to the outputs of the memory block, m of inverter cells, ka, to which yes Fia -.- runnfrater, the secondary windings of transformers of the inverter cells are connected ; successively, the free secondary windings of the transformers of the first and gpth inverter cells are the outputs of a functional generator, characterized in that, in order to simplify the structure, it contains, for each inverter cell, the first and second protective diodes, the first and second groups of transistor switches from - keys each, the first and the group of commutating g - 1 diodes; (yes, a rectifying diode bridge and a shunting transistor switch, the transformer of each inverter chip -; has an additional secondary winding connected To the first and second inputs of a rectifying diode 1-1 th bridge, the transformer primary winding of each inverter cell has an average output connected to the positive supply voltage bus, and the terminals from each half of the primary winding, starting from its free output, the outputs of the first and second half of the primary winding of the transformer, except for P x, and the interrupting cell connect.-ibi with the anodes of the corresponding commutation diodes and the second group, the cathodes of which through the corresponding transistor switches of the first and second groups connect They are not connected to the negative supply voltage bus; the 2nd terminals of the first and second halves of the runner winding of the transformer of each inverter cell are connected to the anodes of the first and second protective diodes and. through the corresponding transistor keys of the first and second groups with the negative supply bus, each of the first and E protective diodes are connected to the negative power supply bus for the power supply, the anode output of the rectifying diode bridge is connected to a wider negative negative power voltage | (meprosrelstvenenio, and cathode: s) od - via and uni transistor switch, the control transistor inputs (keys of the first and second groups -, 1, ru; SHOW 0 T, TChZI: -; Orion Klyu -: l with each inverter cell -: er1b with the corresponding outputs of the distributor, and the ratio between the number of turns of the inverters cell transformers in the inverter cells meets the law of geometric progression with a denominator equal to 2Bn-1. Sources of information taken into account during the examination 1 “Smelov V.B. , Fomichev BC Analog-digital and digital-analog s nonlinear computing devices A,; Energie, 1974 - 130, 511 Fig 2, AsTOpcKoe svidevtelstvo USSR 505103 f, cl G G 7 06 / 26.1976 (prototype).....