(5) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ БУЛЕВЫХ . ДИФФЕРЕНЦИАЛОВ(5) DEVICE FOR CALCULATING BOOL. DIFFERENTIALS
Устройство относитс к автомати- ке и вычислительной технике и предназначено дл автоматизации процесс вычислени булевых дифференциалов при проектировании средств тестового и аппаратурного контрол комбинационных устройств, при проектировании систем автоматизированного проектировани дискретных устройств В последнее врем интенсивно развиваетс метод булевых дифференциалов (разностей), позвол ющий получить аналитическим путем полное множество тестов, обнаруживающих неисправность. Успешное применение булевых дифференциалов сдерживаетс отсутствием эффективных способов их вычислени и устройств, автоматизир ющих этот процесс CllИзвестно устройство дл сравнени чисел, предназначенное дл вычислени булевой разности, содержащее шину исходных данных, шину управле ни , шину реаультата, двоичный счетчик, блок элементов И-НЕ, два мультиплексора, демультиплексор, регистр результата, элемент НЕРАВНОЗНАЧНОСТЬ , причем шина исходных данных соединена с информационными входами первого и второго мультиплексоров , выходы счетчика соединены с управл ющими входами первого мультиплексора , демультиплексора и с первой группой входов блока элементов И-НЕ, шина управлени соединена с второй группой входов блока элементов И-НЕ, выходы которого соединены с управл ющими входами второго мультиплексора, выходы первого и второго мультиплексоров соединены с входами элемента НЕРАВНОЗНАЧНОСТЬ выходы демультиплексора соединены с входами регистра результата, выходы которого вл ютс выходами устройства . Недостатками известного устройства вл ютс ограниченные функциональные возможности, так как оно не вычисл ет ориентированных булевы дифференциалов, которые широко примен ютс дл решени задач диагностики кратных неисправностей. Цель изобретени - расширение функциональных возможностей устройства за счет вычислени как ориенти рованных, так и неориентированных булевых дифференциалов. Поставленна цель достигаетс тем, что в устройство дл вычислени булевых дифференциалов, содержа щее двоичный счетчик, блок элементо И-НЕ, два мультиплексора, демультиплексор , регистр результата, элемен НЕРАВНОЗНАЧНОСТЬ, причем информацио ные входы первого и второго мультиплексоров соединены с шиной исходных данных, выходы двоичного счетчик соединены с управл ющими входами пер вого мультиплексора, демультиплексор и с первой группой входов блока элементов И-НЕ, втора группа входов блока элементов И-НЕ соединена с шиной переменных, выходы блока элементов И-НЕ соединены с управл ющими входами второго мультиплексора, выхо ды первого и второго мультиплексоров соединены с входами элемента НЕРАВНОЗНАЧНОСТЬ, выходы демультиплексора соединены с входами 5 егистра результата,выходы которого соединены с шиной результата, введены блок разрешени записи, шина выбора режима, элемент И, причем выходы бло ка элементов И-НЕ соединены с первой группой входов блока разрешени записи , втора группа входов блока раз решени записи соединена с шиной выбора режима, входы элемента И соединены с выходами элемента НЕРАВНОЗНАЧНОСТЬ и блока разрешени записи , выход элемента И соединен с инфо мационным входом демультиплексора. Кроме того, блок разрешени записи содержит выходной элемент И и И функциональных чеек, состо щих из элемента ИЛИ, элемента И и элемента НЕ, причем первые входы элементов И каждой чейки вл ютс первой группой входов блока разрешени записи, а вторые входы этих элементов И вл ютс второй группой входов блока разрешени записи, первый выход этого элемента соединен с первым входом элемента ИЛИ, второй вход которого подключен через элемент НЕ к соответствующему разр ду второй группы входов блока разрешени записи. ВЫХОДЫ элементов ИЛИ вл ютс выходами функциональных чеек, которые соединены с входами выходного элемента И, выход которого вл етс выходом блока разрешени записи. На фиг. 1 показана функциональна схема устройства дл вычислени булевых дифференциалов; на фиг. 2 блок-схема примера конкретной реализации блока разрешени записи. Устройство дл вычислени булевых дифференциалов содержит шину 1 исходных данных, шину 2 переменных, двоичный счетчик 3, мультиплексоры k и 5| блок элементов И-НЕ 6, двухвходовый элемент НЕРАВНОЗНАЧНОСТЬ 7, демультиплексор 8, регистр 9 результата , шину 10 результата, элемент И 11, блок 12 разрешени записи и шину 13 выбора режима. Элементы устройства (фиг. 1) соединены следующим образом. Шина 1 исходных данных соединена с информационными входами I мультиплексоров k и S выходы двоичного счетчика 3 соединены с управл ющими входами Ц мультиплексора , демультиплексора .8 и с первой группой 1 входов блока 6, шина 2 соединена с второй группой II входов блока элементов И-НЕ 6, выходы которого соединены с.управл ющими входами II мультиплексора 5 и первой группой входов I схемы разрешени элемента-НЕРАВНОЗНАЧНОСТЬ 7, входы элемента И 11 соединены с выходами элемента 7 и блока 12, а выход соединен с информационным входом с демультиплексора 8, выходы демультиплексора 8 соединены с входами регистра 9 результата, выход которого соединен с выходной шиной 10 результата, шина 13 соединена с второй II группой входов блока 12 разрешени записи. Двоичный счетчик 3 это узел, обеспечивающий подсчет поступающих на его вход импульсов. В данном устройстве примен етс счетчик суммирующего типа. Счетчик может быть выполнен по любой известной схеме. Мультиплексоры k и S предназначены дл выбора на основании управл ющего кода П соответствующего разр да из информационного двоичного кода I. Блок элементов И-НЕ 6 предназначен дл инвертировани соответствующих разр дов двоичного кода , поступающего на первую группу входных выходов I, в соответствии со значением управл ющих сигналов, поступающих на вторую группу входных выводов Л по шине переменных. Элемент НЕРАВНОЗНАЧНОСТЬ 7 предназначен дл сравнени сигналов, поступающих с выходов мультиплексоров и 5- Демультиплексор 8 предназначен дл выдачи информационного сигнала поступающего с выхода элемента И 1 в соответствии со значением управл ющего слова, поступающего с двоичного счетчика 3, на соответствующий выходной наружный вывод. Регистр 9 результата предназначен дл хранени и накоплени зна чений булевой разности. Выходы регистра результата образуют шину 10 результата. Элементы ЗЮ схемы могут быть выполнены и в известном устройстве так как решают аналогичные задачи. Элемент И 11 предназначен дл управлени прохождением информацио ного сигнала с выхода элемента НЕРАВНОЗНАЧНОСТЬ 7, на информацион ный вход С демультиплексора 8, в зависимости от значени сигнала 0| с выхода блока разрешени записи. Если , то происходит передача значени сигнала с выхода элемента НЕРАВНОЗНАЧНОСТЬ 7 в демультиплексор 8 и последующа запись в регис 9. При запись не производитс (т.е. записываетс О). Блок 12 разрешени записи имеет две группы по vi входов (I и П) и один выход а и предназначен дл формировани сигнала разрешени записи на основании значений сигналов на входных выводах I и II. Обозначим значени сигналов первой группы входов I через d(,n), а второй группы череа bj (j f7n), тогда логическа функци , описываю ща работу схемы разрешени Записи имеет вид и а.А (b-vri.b.) (1) iti 111 Возможна реализаци схемы разрешени записи (фиг. 2) состоит из элементов И.12,1 и 12.3, элемента ИЛИ 12.2, элемента НЕ 12.;-промежуточные функциональные чейки обо начены позицией 12.0. Элементы схем соединены следующим образом. Первые 66 входы 1-ой функциональной чейки 12.0 соединены с 1-м разр дом первой группы входов t, вторые входы с i-M разр дом второй группы входов TJ, выходы функциональных чеек соединены с входами элемента И 12.1, выход которого вл етс выходом схемы разрешени записи. Функциональна чейка 12.0 состоит из элементов ИЛИ 12.2, И 12.3, НЕ 12.1, соединенных следующим образом. Выходы элементу И 12.3 соединены с первым 1 и вторым TJ входом функциональной чейки, выход элемента И 12.3 соединен с первым входом элемента ИЛИ 12.2, второй Л вход чейки соединен через элемент НЕ 12. с вторым входом элемента ИЛИ 12.2. Устройство работает следующим образом . Устройство содержит две шины 2 и 13 управлени . Значение сигналов на них определ ет режим работы устройства . 1. Вычисление неориентированных булевых дифференциалов (булевых разностей ) . Значение управл ющих сигналов (все разр ды) на шине 13 равны О. При этом на выходе блока 12 разрешени записи формируетс сигнал 1. причем это значение не зависит от значений сигналов на выходе блока 6 из уравнени (1) и следовательно, сигнал с выхода элемента 7 поступает на информационный вход с демультиплексора 8. Подава сигнал 1 на .те разр ды шины 2 переменных, номера которых соответствуют номерам переменных , по которым необходимо вычислить булевый дифференциал, на шине 10 результата получаем результат. Работа предлагаемого устройства в этом режиме аналогична работе извёстного . По определению булевым дифференциалом (разностью) логической функции F (xj, ..., х„) по переменной называетс логическа функци R (Xj, ..., Xj,) вида R(x, ..., х„) F(x, ..., х, ,.., Ху,)фР (х, ..., , ..., х„), т.е. ДЛЯ вычислени функции R(x, ..., Ху,) необходимо вычислить значение функции F на наборе х., , . . . , х, ) и сложить по модулю 2 со значением исходной функции на рассматриваемом наборе. Значени исходной функции на все двоичных наборах входных переменных (таблица истинности функции) подают с на шину 1 исходных данных. На шину 2 переменных подаетс п-разр дный двоичный код, несущий информацию о том, по каким переменным вычисл етс булева разность. Если она вычисл етс по переменной х, то в i-M разр де двоичного кода будет 1, во всех остальных разр дах - О. Например, дл при вы числении булевой разности по переменной х двоичный код имеет вид 10 Двоичный счетчик 3 формирует последовательность двоичных наборов (двоичных слов). Дл каждого набора производ тс определенные значени исходной функции на данном наборе (на выходе мультиплексора ij), в бло ке элементов И-НЕ 6 на основании уп равл ющего кода формируетс набор оп редел етс значение исходной функции на этом наборе (на выходе мультипле1 сора 5) Элемент НЕРАВНОЗНАЧНОСТЬ 7 производит сложение по модулю 2 значений функции на наборах х, .... х -/(. Результат Xvi И Xj, ««, X/ у .., Ху. сложени поступает на информационный вход демультиплексора 8 i4 в зависимости от рассматриваемого двоич ного набора (поступающего с двоичного счетчика 3) выдаетс по соответствующему выводу в регистр результата . После рассмотрени всех 2 набор в регистре результата сформирована булева разность. Устройство работа аналогично в случае вычислени булевой разности по нескольким переме ным. 2. Вычисление ориентированных бу левых дифференциалов. Булевым дифференциалом, ориентированным на увеличение d i()y,) (умен шение d€Cx ), называетс булева функци , равна 1 тогда и только то да, когда fC) измен етс при измен нии из О в 1 (из 1 в 0). Устройство позвол ет вычисл ть булевы дифференциалы, ориентированные как на увеличение, так и на уменьшение. Дл этого необходимо задать следующие значени управл ющих сигТйловГ а) шина 2 переменных. Значение 1-го разр да равно 1 (или 0), если необходимо вычислить булевый диффе6 ренциал, ориентированный на увеличение (на уменьшение) по i-й переменной . Значение разр дов, соответствующих переменным, дл которых не нужно вычисл ть ориентированный булевый дифференциал, может быть произвольным (О или 1), так как исключение этих значений производитс в блоке 12. б) Значение i-ro разр да на шине 13 выбора режима равно 1, если по переменной xi необходимо вычислить ориентированный булев дифференциал, и равно О в противном случае. Пример. Необходимо вычислить ориентированный на увеличение булев дифференциал по переменной х. дл логической функции от четырех переменных (). Исходные данные представлены в таблице. После подготовки исходных данных и начала работы схема работает аналогично случаю 1. Особенностью вл етс процесс записи в регистр результата . Значени сигналов на первой 1 группе входов блока 12 разрешени записи соответствует информации о равенстве i-x разр дов, так «ак , где г - значение -го разр да двоичного счетчика 3 - значение i-ro разр да шины 2. Если то удовлетвор етс условие ориентировани булевого дифференциала на изменение переменной Х-. При (т.е. ориентирован на увеличение) и 0, то входна X измен етс от О к переменна этом значение сигнала . (1), описываюосновании уравнени щёго работу блока разрешени записи при вычислении ориентированного бу левого дифференциала по i-й переменной , , и следовательно, , т.е. результат вычислени записываетс в регистр результата. Это производитс дл всех наборов, где . При изменении значени х- на 1 нарушаетс условие ориентированности булевого дифференциала и все значени на этих наборах не занос тс в регистр результата. Устройство работает аналогично в случае вычислени булевых дифференциалов , ориентированных на уменьшеПредлагаемое устройство позвол ет вычисл ть как неориентированные булевы дифференциалы, так и ориентированные булевы дифференциалы, и следовательн91 по сравнению с известным имеформула изобретени 1.«Устройство дл вычислени булевых дифференциалов, содержащее двоичный счетчик, блок элементов И-Н два мультиплексора, демультиплексор , регистр результата, элемент НЕРАВНОЗНАЧНОСТЬ , причем информационны входы первого и второго мультиплексоров соединены с шиной исходных данных, выходы двоичного счетчика соединены с управл ющими входами первого мультиплексора, демультиплексора и с первой группой входов блока элементов И-НЕ, втора группа входов блока элементов И-НЕ соединен с шиной переменных, выходы блока эле ментов И-НЕ соединены с управл ющими входами второго мультиплексора, выходы первого и второго мультиплексоров соединены с входами элемента НЕРАВНОЗНАЧНОСТЬ, выходы демультигшексора соединены с входами регистра результата, выходы которого соединены с шиной результата, о т гличающеес тем, что, с цель расширени функциональных возможностей за счет вычислени ориентированных булевых дифференциалов, оно содержи г блокJpaзpeшeни записи, шину выбора режима,.элемент И, причемвыходы блока элементов И-НЕ соединен с первой группой входов блока разрешени записи, втора группа входов блока разрешени записи соединена с шиной выбора режима, входы элемента И соединены соответственно с выхоThe device is related to automation and computing technology and is intended to automate the process of calculating Boolean differentials when designing tools for testing and instrumental control of combinational devices, when designing computer-aided design systems for discrete devices. Recently, the method of Boolean differentials (differences) has been intensively developed, which allows to obtain analytical by a full set of tests that detect malfunction. Successful use of Boolean differentials is hampered by the lack of effective methods for calculating them and devices automating this process. Cll A number comparison device is known for calculating a Boolean difference containing the input data bus, control bus, result bus, binary counter, AND NOT block of elements. two multiplexers, a demultiplexer, a result register, the element UNRALIFICATION, the source data bus is connected to the information inputs of the first and second multiplexers, The sensor is connected to the control inputs of the first multiplexer, the demultiplexer and the first group of inputs of the NAND unit, the control bus is connected to the second group of inputs of the NAND unit, whose outputs are connected to the control inputs of the second multiplexer, the outputs of the first and second multiplexers are connected with the inputs of the UNCOMPONENT element, the outputs of the demultiplexer are connected to the inputs of the result register, the outputs of which are the outputs of the device. The disadvantages of the known device are limited functionality, since it does not compute oriented Boolean differentials, which are widely used for solving problems of multiple faults diagnostics. The purpose of the invention is to expand the functionality of the device by calculating both oriented and non-oriented Boolean differentials. The goal is achieved by the fact that in a device for calculating Boolean differentials, containing a binary counter, an AND-NOT element block, two multiplexers, a demultiplexer, a result register, an UNEQUALITY element, the information inputs of the first and second multiplexers are connected to the input data bus, the outputs the binary counter is connected to the control inputs of the first multiplexer, the demultiplexer and the first group of inputs of the block of NAND elements, the second group of inputs of the block of elements of NID are connected to the bus of variables , the outputs of the block of elements AND-NOT are connected to the control inputs of the second multiplexer, the outputs of the first and second multiplexers are connected to the inputs of the element UNEQUAL, the outputs of the demultiplexer are connected to the inputs 5 of the result register, the outputs of which are connected to the result bus, the recording resolution block is entered, the selection bus mode, the AND element, the outputs of the block of AND-NOT elements are connected to the first group of inputs of the recording resolution block, the second group of inputs of the recording resolution block is connected to the mode selection bus, the inputs of the element Both are connected to the outputs of the UNEQUALITY element and the recording resolution block, the output of the AND element is connected to the information input of the demultiplexer. In addition, the recording resolution block contains an output element of AND and AND functional cells consisting of an OR element, an AND element and a NOT element, the first inputs of the AND elements of each cell are the first group of inputs of the recording resolution block, and the second inputs of these elements AND The second group of inputs of the recording resolution block, the first output of this element is connected to the first input of the OR element, the second input of which is connected through the NOT element to the corresponding bit of the second group of inputs of the recording resolution block. The OUTPUTS of the OR elements are the outputs of the function cells, which are connected to the inputs of the output element AND, the output of which is the output of the recording resolution block. FIG. 1 is a functional block diagram of a device for calculating Boolean differentials; in fig. 2 is a block diagram of an example of a specific implementation of a write resolution block. A device for calculating Boolean differentials contains a bus 1 of the source data, a bus 2 variables, a binary counter 3, multiplexers k and 5 | a block of elements AND-NOT 6, a two-input element UNIFORM 7, a demultiplexer 8, a register 9 of the result, a bus 10 of the result, an AND 11 element, a block 12 for recording resolution and a bus 13 for selecting a mode. The elements of the device (Fig. 1) are connected as follows. Source data bus 1 is connected to information inputs I of multiplexers k and S, outputs of binary counter 3 are connected to control inputs C of multiplexer, demultiplexer .8 and to the first group 1 of inputs of block 6, bus 2 is connected to the second group of II inputs of the block of AND-NOT elements 6, the outputs of which are connected to the control inputs II of the multiplexer 5 and the first group of inputs I of the resolution circuit of the element NON-EQUITY 7, the inputs of the And 11 element are connected to the outputs of the element 7 and block 12, and the output is connected to the information input from the demultiplexer 8, the outputs of the demultiplexer 8 are connected to the inputs of the result register 9, the output of which is connected to the output output bus 10, the bus 13 is connected to the second II group of inputs of the recording resolution unit 12. Binary counter 3 is a node that provides counting of pulses arriving at its input. This device uses a counting type counter. The counter can be performed by any known scheme. The multiplexers k and S are designed to select, based on the control code P, the corresponding bit from the information binary code I. The block of elements AND-NE 6 is intended to invert the corresponding bits of the binary code fed to the first group of input outputs I, in accordance with the control value signals coming to the second group of input pins A through the bus variables. The UNEQUALITY element 7 is designed to compare the signals coming from the multiplexer outputs and 5- The demultiplexer 8 is designed to output the information signal from the output element I 1 in accordance with the value of the control word coming from binary counter 3 to the corresponding output external output. The result register 9 is intended for storing and accumulating values of a Boolean difference. The outputs of the result register form the result bus 10. The elements of the VU circuit can be performed in a known device as well as solve similar problems. Element 11 is designed to control the passage of the information signal from the output of the UNEQUALITY 7 element to the information input from the demultiplexer 8, depending on the value of the signal 0 | from the output of the recording resolution block. If, then the value of the signal from the output of the UNEQUALITY 7 element is transferred to the demultiplexer 8 and the subsequent recording is registered in regis 9. There is no recording (i.e., O is written). Recording permission unit 12 has two groups of vi inputs (I and P) and one output a and is intended to form a recording permission signal based on the values of the signals at the input pins I and II. Denote the values of the signals of the first group of inputs I by d (, n), and the second group through bj (j f7n), then the logical function describing the operation of the Record resolution scheme is and A.A. (b-vri.b.) (1 ) iti 111 A possible implementation of the write resolution scheme (Fig. 2) consists of elements I.12.1 and 12.3, element OR 12.2, element NOT 12.; - intermediate functional cells are marked with position 12.0. The circuit elements are connected as follows. The first 66 inputs of the 1st functional cell 12.0 are connected to the 1st bit of the first group of inputs t, the second inputs are with the iM bit of the second group of inputs TJ, the outputs of the functional cells are connected to the inputs of the And 12.1 element whose output is the output of the write resolution . The functional cell 12.0 consists of the elements OR 12.2, AND 12.3, NOT 12.1, connected as follows. The outputs of the And 12.3 element are connected to the first 1 and second TJ input of the functional cell, the output of the And 12.3 element is connected to the first input of the OR 12.2 element, the second L input of the cell is connected through the HE element 12. to the second input of the OR 12.2 element. The device works as follows. The device contains two buses 2 and 13 of control. The value of the signals on them determines the mode of operation of the device. 1. Calculation of undirected Boolean differentials (Boolean differences). The value of the control signals (all bits) on the bus 13 is equal to O. At the same time, the signal 1 is generated at the output of the recording resolution block 12 and this value does not depend on the values of the signals at the output of block 6 from equation (1) and therefore, the output signal element 7 enters the information input from the demultiplexer 8. Signal 1 on the other bits of the bus 2 variables, the numbers of which correspond to the numbers of the variables for which the Boolean differential needs to be calculated, on the result bus 10 we get the result. The operation of the proposed device in this mode is similar to the work of the well-known. By definition, a Boolean differential (difference) of a logical function F (xj, ..., xn) with respect to a variable is the logical function R (Xj, ..., Xj,) of the form R (x, ..., xn) F ( x, ..., x, ..., Hu,) FR (x, ...,, ..., x „), i.e. To calculate the function R (x, ..., Hu,) it is necessary to calculate the value of the function F on the set x.,,. . . , x,) and add modulo 2 with the value of the original function on the considered set. The values of the original function on all binary sets of input variables (function truth table) are fed from to the bus 1 of the source data. On bus 2 of variables, an n-bit binary code is supplied that carries information on which variables the Boolean difference is calculated. If it is calculated from the variable x, then the iM bit of the binary code will be 1, in all other bits it will be O. For example, for calculating the Boolean difference in the variable x, the binary code looks like 10 Binary counter 3 forms a sequence of binary sets ( binary words). For each set, certain values of the original function are produced on this set (at the output of multiplexer ij), in the block of I-HE elements 6 a set of the initial function is determined at the control code on the set (at the output of multiplex 5 ) The UNEQUALITY element 7 produces addition modulo 2 of the function values on sets x, .... x - / (. Result Xvi And Xj, "", X / y .., H. addition adds to the information input of the demultiplexer 8 i4 depending from the binary set in question (coming from two 3) is given by the corresponding output in the result register. After considering all 2 sets in the result register, a boolean difference is formed. The device works similarly in the case of calculating the Boolean difference by several variables. 2. Computing the oriented boolean differentials. the increase in di () y,) (a decrease of d € Cx), called the Boolean function, is equal to 1 if and only then, when fC) changes with a change from O to 1 (from 1 to 0). The device allows the calculation of Boolean differentials, oriented both to increase and decrease. To do this, the following values of control signals must be specified: a) bus 2 variables. The value of the 1st bit is 1 (or 0) if it is necessary to calculate the Boolean differential oriented to increase (decrease) by the i-th variable. The value of bits corresponding to variables for which the oriented Boolean differential is not required can be arbitrary (O or 1), since the exclusion of these values is made in block 12. b) The value of the i-bit bit on the mode selection bus 13 is equal to 1, if the variable xi is necessary to calculate the oriented Boolean differential, and is equal to O otherwise. Example. It is necessary to calculate an increase-oriented Boolean differential in variable x. for a logic function of four variables (). Baseline data are presented in the table. After preparing the initial data and starting the operation, the scheme works in the same way as in case 1. A special feature is the process of writing the result to the register. The values of the signals on the first 1 input group of the recording resolution block 12 correspond to the information about the equality of ix bits, so “ak, where r is the value of the –th bit of the binary counter 3” is the value of the i-bit bit of bus 2. If the orientation condition is satisfied Boolean differential to change the variable X-. When (i.e. it is oriented towards increasing) and 0, then the input X changes from 0 to variable with this signal value. (1), describing the basis of the equation for the operation of the write resolution block in the calculation of the oriented Boolean differential with respect to the i-th variable, and, therefore, the result of the calculation is written to the result register. This is done for all sets where. When the x-to-1 value changes, the condition of orientation of the Boolean differential is violated and all values on these sets are not entered in the result register. The device works similarly in the case of calculating Boolean differentials oriented to a reduced. The proposed device allows calculating both non-oriented Boolean differentials and oriented Boolean differentials, and therefore 91 compared to the known formula of the invention 1. "A device for calculating Boolean differentials containing a binary counter IIH elements are two multiplexers, a demultiplexer, a result register, an UNEQUALITY element, and the information inputs of the first and second mu The multiplexers are connected to the source data bus, the outputs of the binary counter are connected to the control inputs of the first multiplexer, demultiplexer and the first group of inputs of the AND-NES block, the second group of inputs of the AND-N block of the elements of the N-AND block connected to the control inputs of the second multiplexer, the outputs of the first and second multiplexers are connected to the inputs of the UNEQUALITY element, the outputs of the demultiplexer are connected to the inputs of the result register, the outputs of which are connected to bus result, which is distinguished by the fact that, with the goal of expanding the functionality by calculating oriented Boolean differentials, it contains a JR recording block, a mode selection bus, the AND element, and the AND-NOT block output of the block of recording resolution blocks , the second group of inputs of the recording resolution block is connected to the mode selection bus, the inputs of the And element are connected respectively to the output
ет более широкие функциональные возможности , позвол ет автоматизировать процесс вычислени булевых дифференциалов различного вида и сократить трудоемкость по сравнению с ручными методами. дами элемента НЕРАВНОЗНАЧНОСТЬ и блока разрешени записи, выход элемента И соединен с информационным входом демультиплексора. 2. Устройство по h. 1, отличающеес тем, что блок разрешени записи содержит выходной элемент И и у| функциональных чеек, состо щих из элемента ИЛИ, элемента И и элемента НЕ, причем первые входы элементов И каждой чейки вл ютс первой группой входов блока разрешени записи, а вторые входы этих элементов И вл ютс второй группой входов блока разраиени записи, выход элемента И подключен к первому вхо- ДХ элемента ИЛИ, второй вход которого через элемент НЕ подключен к соответствующему разр ду второй группы входов блока разрешени записи, выходы элементов ИЛИ вл ютс выходами функциональных чеек, которые соединены с входами выходного элемента И, выход которого вл етс выходом блока разрешени записи. Источники информации, прин тые во внимание при экспертизе 1. Суворов Ю.И. Эффективный метод вычислени булевых разностей.-Автоматика и контрольно-измерительные приборы, 1975, № 2, с. 7-11. 2. Авторское свидетельство СССР по за вке ff 2719919/18-2 4, кл. G Об F 7/02, 27.06.79 (прототип).It provides more functionality, allows you to automate the process of calculating various types of Boolean differentials and reduce the labor intensity compared to manual methods. Dami of the UNEQUALITY element and the recording resolution block, the output of the AND element are connected to the information input of the demultiplexer. 2. The device in h. 1, characterized in that the recording resolution block contains an output element And and y | functional cells consisting of an OR element, an AND element and a NOT element, the first inputs of the AND elements of each cell are the first group of inputs of the recording resolution block, and the second inputs of these elements of the AND are the second group of inputs of the write ram unit, the output of the AND element is connected to the first input of the element OR, the second input of which through the element is NOT connected to the corresponding bit of the second group of inputs of the recording resolution block, the outputs of the elements OR are the outputs of the functional cells that are connected to the inputs of the output Nogo AND gate whose output is the output resolution recording unit. Sources of information taken into account during the examination 1. Suvorov Yu.I. An effective method for calculating Boolean differences. Automation and instrumentation, 1975, No. 2, p. 7-11. 2. USSR author's certificate in application ff 2719919 / 18-2 4, cl. G About F 7/02, 27.06.79 (prototype).
«SI"SI