SU936408A1 - Устройство дл установки триггерных схем в исходное состо ние - Google Patents

Description

(54) УСТРОЙСГВО ДЛЯ УСТАНОВКИ ТРИГГЕРНЫХ СХЕМ В ИСХОДНОЕ СОСТОЯНИЕ

1

Изобретение относитс  к вычислительной технике и автоматике и может быть использовано при создании вычислительных устройств, работающих при сбо х питани .

Известны устройства дл  установки триггерных схем с использованием вспомогательных источников напр жени  l .

Недостатком этих устройств  вл етс  ограничение области применени  вследствие необходимости дополнительного источника питаЕш .

Известно также устройство дл  установки триггерных схем в исходное состо ние, в котором используютс  интегрирующие цепи и делители на. резисторах, включенные по мостовой схеме С2.

Однако надежность работы этого устройства зависит от балансировки диагоналей мостовой схемы, а длительность импульса установки зависит от глубины провала питающего напр жени , вследствие чего известные устройства не реагируют.на кратковременные провалы питающего напр жени . А так как триггерные схемы уст- ройства автоматики и вычислительной техники могут произвольно переключитьс , даже при кратковременных провалах питающего напр жени , то указанные недостатки могут привести к неправильному их функционированию

to и снижению надежности их работы.

Цель изобретени  - повышение надежности работы устройства при кратковременных пропадани х питающего напр жени .

IS

ПоставленнсШ цель достигаетс  тем, что в устройство дл  установки триггерных схем в исходное состо ние , содержащее два делител  на резисторах , где интегрирующие цепи,

Claims (2)

1. 20 два компаратора и буферный усилитель, причем первые входы компараторов соединены со средними точками делителей резисторах, а вторые входы СО средней точкой интегрирующих цепей , выход буферного усилител  соединен со средней точкой второй интегрирующей цепи, шина питани  компараторов и буферного усилител  соединена с резисторами интегрирум цих цепей и первым резистором второго де лител , а обща  шина - с вторыми резисторами делителей, ковдеисатором второй интегрирующей цепи и с конде сатором зашунтированной резистором первой интегрирующей цепи, ваепены диод, одновибратор, элемент И и дополнительн 1й ковденсатор, при этом анод диода соединен с первым резистором первого делител , а катод - с резистором первой интегрирующей цепи , вход одибвибратора и вхо элемента И, соединены с выходом первого компаратора, а выход одновибратора соединен с вторым входом элемента И, выход которого соединен с входом буферного усилител , обкладка дополнительного конденсатора , шины питани  одновибратора и элемента И соединены с шинами питаган  и устройства, . Ни фиг. I представле на схема устройства дли установки триггерных сх в исходное состо ние; на фиг. 2 диаграммы , по сн ющие работу устройства . . Устройство содержит резисторы I, 2, 3, 4 и 5, конденсатор 6, резистор 7 и 8, ковденсатор 9, компараторы 10 и П, буферный усилитель 12, диод 13, одновибратор 14, элемент 15, конденсатор 16. Позици ми 17-25 обозначены точки схем, дл  которых приведены времен ные диаграммы, по сн ющие работу устройства (фиг. 2). Первый вход компаратора 10 соеди нен с резисторами 1 и 2, второй вывод реЪистора I соединен с анодом диода 13. Второй вход компаратора 10 соединен с резисторами 5 и 7 и первой обкладкой конденсатора 6, второй вывод резистора 5 соединен с катодом диода 13, с первой шиной питани  компараторов 10 и 11, одновибратора 14, элемента 15 И и буфер ного усилител  12, второй вывод резистора 7 соединен со второй ойилад кой конденсатора 6, со вторым выводом резистора 2 и второй шиной пита ни  компараторов 10 и 11 одновибратора 14, буферного усилител  12 и элемента 15 И. Выход компаратора 10 соединен с первым входом элемента 15 И и входом одновибратора 14, выход которого соединен с вторым входом элемента 15 И. Выход элемента 15 И соединен с входом буферного усилител  12, выход которого соединен с вторым входом компаратора II, резистором 8 и первой обкладкой конденсатора 9, Второй вывод резистора 8 соединен с первой шиной питани , а втора  обкладка конденсатора 9 - с второй шиной питани . Первый вход компаратора 11 соединен с резисторами 3 и 4, вторые BbiBOjCQd которых соединены соответственно с первой и второй шинами питани . Обкладка конденсатора 16 соединены с шинами питани . Устройство работает следующим образом . При нормальном питающем напр жении первый вход (плюс) компаратора 10 (фиг. 1) находитс  под высоким потенциалом относительно второго ( минус ) и на его выходе присутствуют высокий уровень напр жени , который поступает на первый вход элемента 15 И, на второй вход которого также поступает высокий уровень напр жени . В результате на выходе элемента 15 И присутствует высокий логический уровень, который подаетс  на буферный усилитель 12. При этом выходной транзистор усилител  12 заперт , а конденсатор 9 зар жен почти до напр жени  питани , поэтому второй вход (плюс) компаратора 11 находитс  под высоким потенциалом относительно первого хода (минус) и на его выходе присутствует высокий логический уровень. Если цепь от источника питани , подключаемого к точке 17, прерываетс , потенциал первого входа (плюс) компаратора 10 скачком понижаетс  почти до нулевого уровн  и становитс  ниже потенциала на втором входе (минус),Удерживаемого на высоком уровне конденсатором. В результате изменени  злака разности м&жру входшдми напр жени ми на выходе компаратора 10 происходит переключение сигнала с высокого на низкий уровень. При этом запускаетс  одновибратор 14, вырабатывающий импульс низкого логического уровн  длительностью, равной длительности полного разр да конденсатора 9 через открытый транзистор буферного усилител  12. Присутствие низкого логического уровн  на любом из выходов элемента 15 И открывает выходной транзистор буфер ного усилител  12, Позтому при переключении сигнала на выходе компаратора 10 с высокого на низкий логический уровень происходит полный разр д коцценсатора 9 через открытый транзистор буферного усилител  12. При восстановлении напр жени  питани  в точке 17 (в какой-бы момент времени оно не произошло) потенциал на первом плюс) входе компаратора 10.становитс  выше потенци ала на втором входе минус ) компаратора 10, и на его выходе по вл  етс  высокий логический уровень, поступающий на первый вход злемента 15 И. Если при этом формирование им пульса низкого уровн  формирователе 14окончено, то на выходе элемента 15И по вл етс  высокий логический уровень. Выходной транзистор буферного усилител  12 закрываетс , и начинаетс  зар д полностью разр жен ного конденсатора 9 через резистор Если, восстановление напр жени  п тани  в точке 17 происходит раньше, чем закончитс  разр д конденсатора 9, то импульс низкого уровн  однови ратора 14 задержит переключение сиг- нала на выходе элемента 15 И на врем , необходимое дл  полного разр да конденсатора 9. Импульс предварительной установки вырабатываетс  на выходе компаратора 1I во врем  зар дки конденсатора 9 через резистор 8. При восстановлении питани  напр жение на делит ле, состо щем из резисторов 3 и- 4, возрастает быстрее, чем на конденсаторе 9, т.е. на первом входе (минус .) компаратора 11 во врем  зар да конденсатора 9 потенциал выше, чем на втором входе (плюс ) компаратора , поэтому на его выходе присутствует низкий логический уровень. После того, как конденсатор 9 зар дит-г с , потенциал второго входа ( плюс ) компаратора 11 становитс  выше поте циала первого: входа, и на выходе компаратора I 1 устанавливаетс  высокий логический уровень. Таким образом, сигнал на выходе компаратора 11 можно использовать в качестве сигнала первоначальной установки триггерных схем. Введение в устройство диода, одновибратора, элемента И и коцценсатора с соответствующими св з ми ме аду собой и известными .элемента ми cxeNej позвол ют увеличить надежность работы устройства при кратковременных пропадани х питающего напр жени  . Устройство обеспечивает стабильный по длительности импульс установки независимо от глубины .провала и длительности пропадани  питанщего напр жени . Использование предлагаемого устройства позвол ет исключить возможность произвольного переключени  триггерных схем, вследствие пропада1ш  напр жени  питани , т.е. увеличить достоверность, и надежность работы устройства автоматики и вычислительной техники. Формула изобретени  Устройство дл  установки триггер- ных схем в исходное состо ние, содержащее два делител  на резисторах, две интегрирукнцие цепи, два компаратора и буфермлй усилитель, причем первые входы компараторов соединены со средними точками делителей на резисторах, а вторые входы - со средней точкой интегрирую 191х цепей, выход буферного усилител  соединей со средней точкой второй интегрирующей цепи, шина питани  компараторов и буферного усилител  соединена с резисторами интегрирующих цепей и первым резистором второго делител , а обща  шина - с вторыми резисторами делителей, конденсатором второй ИНТегрирукнцей цепи и с конденсатором зашунтированной резистором перой интегрирующей цепи, отличающеес  тщ, что, с целью повьшсени  надежности работы устройства , в него введены диод, одновибратор , элемент И и дополнительный конденсатор, при этом анод диода соединен с первым резистором первого делител , а катод - с резистором первой интегрирующей цепи, вход одновибратора и первый вход элемента И соединены с выходом первого компаратора , а выход одновибратора соединен с вторым входом злемента И, выход которого соединен с входом буферного усилител , обкладки дополнительного конденсатора, шины питани 

   79364088

   одиопнбратора и элемента И соеди- 1. Патент ПНР № 99798, йены с шинами питани  и устройства. кл. Н 02 Н 7/20 1979

   Источники информации,
2. 2. Электроника, 1974, № 25

   прин тые во внимание при экспертизе с. 47 (прототип).

   f7 Р, f9

   25

   Фиг.1

   Vn

   II,

   2f

   l.

   n

   936408

   CM (/