SU934492A1 - Multiplying device - Google Patents

Multiplying device Download PDF

Info

Publication number
SU934492A1
SU934492A1 SU803007671A SU3007671A SU934492A1 SU 934492 A1 SU934492 A1 SU 934492A1 SU 803007671 A SU803007671 A SU 803007671A SU 3007671 A SU3007671 A SU 3007671A SU 934492 A1 SU934492 A1 SU 934492A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
integrator
voltage
comparator
input
Prior art date
Application number
SU803007671A
Other languages
Russian (ru)
Inventor
Николай Иванович Корсунов
Original Assignee
Харьковский Ордена Ленина Политехнический Институт Им.В.И.Ленина
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Харьковский Ордена Ленина Политехнический Институт Им.В.И.Ленина filed Critical Харьковский Ордена Ленина Политехнический Институт Им.В.И.Ленина
Priority to SU803007671A priority Critical patent/SU934492A1/en
Application granted granted Critical
Publication of SU934492A1 publication Critical patent/SU934492A1/en

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)

Description

Изобретение относится к вычйслительной технике и может быть использовано в аналоговых вычислительных машинах, в приборах и устройствах автоматики и измерительной техники и в других устройствах, в которых необходимо осуществлять умножение аналоговых сигналов.The invention relates to a computational technique and can be used in analog computers, in instruments and devices of automation and measuring equipment and in other devices in which it is necessary to multiply analog signals.

Известны устройства содержащие амплитудные импульсные модуляторы, и усилители [1].Known devices containing amplitude pulse modulators, and amplifiers [1].

Основной недостаток ройств - относительная схем и конструкций При тенциально связанных сигналов.The main disadvantage of the rostrums is the relative circuits and constructions of potentially connected signals.

Наиболее близким техническим решением к предлагаемому является множительное устройство, содержащее пос- pg ледовательно включенные интегратор и » компаратор, выход которого соединен с первым входом интегратора, подключенного вторым входом к источнику сигнала первого сомножителя, и фазочувствительный выпрямитель, выход которого является выходом устройства, информационный вход которого подключен к выходу интегратора, а управляющий вход соединен с выходом компаратора, второй вход компаратора подклю- ^0 чен к источнику сигнала второго сомножителя [2] .The closest technical solution to the proposed one is a multiplier device containing subsequently included integrator and a comparator, the output of which is connected to the first input of the integrator connected by the second input to the signal source of the first factor, and a phase-sensitive rectifier, the output of which is the output of the device, information input which is connected to the output of the integrator, and the control input is connected to the output of the comparator, the second input of the comparator is connected to the signal source of the second nozhitelya [2].

недостаток прототипа - относительно невысокая точность работы·.the disadvantage of the prototype is the relatively low accuracy ·.

Цель изобретения - повышение точности работы устройства.The purpose of the invention is to improve the accuracy of the device.

Поставленная цель достигается тем, что множительное устройство, содержащее последовательно включенные интегратор и компаратор, выход которого соединен с первым входом интегратора, подключенного вторым входом к источнику сигнала первого сомножителя и фазочувствительный выпрямитель, выход которого является выходом устройства, информационный вход подключен к выходу интегратора, а управляющий вход соединен с выходом компаратора, второй вход компаратора подключен к источнику сигнала второго сомножителя, дополнительно содержит дифференцирующий блок, вход кото· рого подключен к выходу интегратора, и сумматор, выход которого соединен с третьим входом интегратора, а три входа сумматора подключены соответственно к выходам компаратора, дифференцирующего блока и источника сиг·» нала первого сомножителя.This goal is achieved by the fact that a multiplying device containing an integrator and a comparator in series, the output of which is connected to the first input of the integrator, connected by the second input to the signal source of the first multiplier and a phase-sensitive rectifier, the output of which is the output of the device, the information input is connected to the integrator output, and the control input is connected to the output of the comparator, the second input of the comparator is connected to the signal source of the second factor, further comprises a different tsiruyuschy block koto · cerned input connected to the output of the integrator, and an adder whose output is connected to the third input of the integrator, and three inputs of the adder are respectively connected to the outputs of the comparator, differentiator and source sig · "Nala first factor.

На чертеже приведена блок-схема устройства.The drawing shows a block diagram of a device.

Множительное устройство содержит интегратор 1, компаратор 2, фазочувствительный выпрямитель 3, дифференцирующий блок 4, сумматор 5, пер- 5 вый и второй источники сигналов сомножителей 6 и 7, соединенные между собой по приведенной на чертеже схеме.The multiplying device comprises an integrator 1, a comparator 2, a phase-sensitive rectifier 3, a differentiating unit 4, an adder 5, the first and second signal sources of the factors 6 and 7, interconnected according to the diagram shown in the drawing.

Устройство работает следующим 10 образом.The device operates as follows 10.

Примем, что дрейф нуля интегратора 1 отсутствует. Тогда напряжение на выходе интегратора 1 в зависимости от полярности выходного напряжения 15 компаратора 2 линейно нарастает со скоростью V4 = (-υθ + х) / <7, либо линейно убывает со скоростью =(+ϋο+ + х)/Т . При этом сигнал на выходе фазочувствительного выпрямителя 3 20We assume that the zero drift of integrator 1 is absent. Then, the voltage at the output of the integrator 1, depending on the polarity of the output voltage 15 of the comparator 2, increases linearly with the speed V 4 = (-υθ + x) / <7, or decreases linearly with the speed = (+ ϋ ο + + x) / Т. The signal at the output of the phase-sensitive rectifier 3 20

-t-j т иср=_Т~(^и^4 u£/V±dt)= kxy, ' .0 -hl а сигнал на выходе сумматора 5 равен нулю, так как сигнал на выходе диф- 25 ференцирующего .блока 4 равен V/ = =(-U0+ х) / ~ при отрицательном напряжении на выходе компаратора 2 и v2. = (Uo + х) / Т - при положительном напряжении на выходе компаратора 2.-tj m and cp = _ T ~ ( ^ and ^ / A 4 u £ / V ± dt) = kxy, '.0 -hl and the signal at the output of adder 5 is equal to zero, since the signal at the output of the differentiator is 25. unit 4 is equal to V / = = (- U 0 + x) / ~ with a negative voltage at the output of the comparator 2 and v 2. = (U o + x) / T - with a positive voltage at the output of the comparator 2.

Пусть теперь дрейф нуля интегратора 1 не равен нулю. Это эквивалентно действию на входе интегратора 1 некоторого напряжения дрейфа иДр. Тогда сигнал на выходе дифференци- д рующего блока 4 при отрицательном 33 напряжении на выходе компаратора 2 пропорционален величине = (Uo + х + + Одр) /с · На выходе сумматора 5 напряжение определяется из выражения и^м-ио+х) / τ-(-и0+х+идр) / г= -υΛρ/ε; 40 которое поступает на вход интегратора 1 и приводит к тому, что напряжение на его выходе изменяется в соответствии с выражением U< = — [ (U0+x+ + идр)/Т +идр/-г ]t = -[ (-Up+ х) Г It, 45 т.е. полностью соответствует его изменению при отсутствии дрейфа нуля интегратора 1.Now let the zero drift of integrator 1 be non-zero. This is equivalent to the action at the input of the integrator 1 of some voltage drift and D p. Then the signal at the output of the differentiating block 4 at a negative voltage 33 at the output of the comparator 2 is proportional to = (Uo + x + + Odr) / s · At the output of the adder 5, the voltage is determined from the expression u ^ m-io + x) / τ - (- and 0 + x + etc. ) / g = -υ Λ ρ / ε; 40 which is supplied to the input of the integrator 1 and leads to the fact that the voltage at its output changes in accordance with the expression U <= - [(U 0 + x + + idr) / T + and other / -r] t = - [(- U p + x) D It, 45 i.e. fully corresponds to its change in the absence of zero drift of the integrator 1.

При положительном напряжении на выходе компаратора 2 напряжение на 50 выходе дифференцирующего блока 4 определяется как .V2'= (UD+ х + Uy,)/Г, что приводит к появлению на выходе сумматора 5 напряжения 55 uf =(u0+ x)/t--(uo+ х +и^/е-= -иАР/г, которое, поступая на вход интеграто ра 1, приводит к изменению напряжения на выходе интегратора 1 в соответствии с выражениемWith a positive voltage at the output of the comparator 2, the voltage at the 50 output of the differentiating block 4 is defined as .V 2 '= (U D + x + Uy,) / Г, which leads to the appearance of a voltage of 55 u f = (u 0 + x) / t - (u o + x + and ^ / е- = -и АР / г, which, entering the input of integrator 1, leads to a change in voltage at the output of integrator 1 in accordance with the expression

U. = I (ио+х+Шп) /г + UAp/r ] t = = — ( (Uo + х)ТГ] t и также соответствует его изменению при отсутствии дрейфа нуля интегратора 1.U. = I (and o + x + Wn) / r + U A p / r] t = - ((U o + x) Tg] t and also corresponds to its change in the absence of zero drift of integrator 1.

Напряжение на выходе фазочувствительного выпрямителя 3 при наличии дрейфа нуля интегратора 1 не отличается от его выходного напряжения при отсутствии дрейфа нуля интегратора 1.The voltage at the output of the phase-sensitive rectifier 3 in the presence of a zero drift of the integrator 1 does not differ from its output voltage in the absence of a zero drift of the integrator 1.

Таким образом, дополнительное введение в известное устройство сумматора 5 и дифференцирующего блока 4 повышает точность функционирования множительного устройства за счет компенсации влияния дрейфа нуля интегратора 1.Thus, the additional introduction of the adder 5 and the differentiating unit 4 into the known device increases the accuracy of the multiplier device by compensating for the influence of the zero drift of the integrator 1.

Экономический эффект от исполь,зования изобретения обусловлен его техническими особенностями, приведенными выше.The economic effect of using the invention is due to its technical features described above.

Claims (2)

На чертеже приведена блок-схема устройства. Множительное устройство содержит интегратор 1, компаратор 2, фаэочувствительный выпр митель 3, диффе ренцирующий блок 4, сумматор 5, первый и второй источники сигналов сомножителей 6 и 7, соединенные между собой по приведенной на чертеже схеме . Устройство работает следукадим образом. Примем, что дрейф нул  интегратора 1 отсутствует. Тогда напр жение на выходе интегратора 1 в зависимост от пол рности выходного напр жени  компаратора 2 линейно нарастает со скоростью V ( х)/С, либо линейно убывает со скоростью J (+0 + + х)/Г. При этом сигнал на выходе фазочунствительного выпр мител  3 т и, -( dt+Ju /V2 dt) kxy, .0 -fcy, а сигнал на выходе сумматора 5 равен нулю, так как сигнал на выходе дифференцирующего блока 4 равен V (-UQ+ х)/С при отрицательном напр жении на выходе компаратора 2 и i (Up + х)/ Т - при положительном напр жении на выходе компаратора 2. Пусть теперь дрейф нул  интегратора 1 не равен нулю. Это эквивалент но действию на входе интегратора 1 некоторого напр жени  дрейфа Цдр. Тогда сигнал на выходе дтифференцирующего блока 4 при отрицательном напр жении на выходе компаратора 2 пропорционален величине V (Ug+ х + идр) /f . На выходе сумматора 5 напр жение определ етс  из выражени  U5. (-Uo+x)/r-(-Uo+x+U p)/ Г которое поступает на вход интегратора 1 и приводит к тому, что напр жение на его выходе измен етс  в соответствии с выражением (UQ+X+ + идр) +идр/Г t -(-UP+ х)г t, т.е. полностью соответствует его изменению при отсутствии дрейфа нул  интегратора 1. При положительном напр жении на выходе компаратора 2 напр жение на выходе дифференцирующего блока 4 определ етс  как . V2 (UP+ X + иу,)/-Г; что приводит к по влению на выходе сумматора 5 напр жени  Uf {Uo+ x)/t--{Uo+ X +ид;/е -идр/D которое, поступа  на вход интегратора 1, приводит к изменению напр жени  на выходе интегратора 1 в соответствии с выражением Uf - (UC,+X+UIP) /г + Uxp/t- t -(Uo + x)t и также соответствует его изменению при отсутствии дрейфа нул  интегратора 1. Напр жение на выходе фазочувствительного выпр мител  3 при наличии дрейфа нул  интегратора 1 не отличаетс  от его выходного напр жени  при отсутствии дрейфа нул  интегратора 1. Таким образом, дополнительное введение в известное устройство сумматора 5 и -дифференцирующего блока 4 повышает точность функционировани  множительного устройства за счет компенсации вли ни  дрейфа нул  интегратора 1. Экономический эффект от использовани  изобретени  обусловлен его техническими особенност ми, приведенными выше. Формула изобретени  Множительное устройство, содержащее последовательно включенные интегратор и компаратор, выход которого соединён с первым входом интегра- . тора, подключенного вторым входом к источнику сигнала первого сомножител  и фазочувствительный выпр митель , выход которого  вл етс  выходом устройства, информационный вход подключен к выходу интегратора , а управл ющий вход соединен с выходом компаратора, второй вход компаратора подключен к источнику сигнала второго сомножител , отличающеес  тем, что, с целью повышени  его точности, устройство содержит дифференцирующий блок, вход которого подключен к выходу интегратора , и сумматор, выход которого соединен с третьим входом интегратора, а три входа сумматора подключены соответственно к выходам компаратора, дифференцирук цего блока и источника сигнала первого сомножител . Источники информации прин тые во внимание при экспертизе 1.Корн Г.. Корн Л. Электронные аналоговые и аналого-цифровые машины, ч. 1, М., Мир, 1УЬ/, гл. 7. The drawing shows a block diagram of the device. The multiplying device contains integrator 1, comparator 2, phase-sensitive rectifier 3, differentiating unit 4, adder 5, first and second sources of signals of factors 6 and 7, interconnected as shown in the drawing. The device works in the following way. Let us assume that the zero drift of integrator 1 is absent. Then the voltage at the output of the integrator 1, depending on the polarity of the output voltage of the comparator 2, increases linearly with the velocity V (x) / C or decreases linearly with the velocity J (+ 0 + + x) / T. At the same time, the signal at the output of the phase-sensing rectifier is 3 tons and, - (dt + Ju / V2 dt) kxy, .0 -fcy, and the signal at the output of the adder 5 is equal to zero, since the signal at the output of differentiating unit 4 is equal to V (-UQ + x) / C with a negative voltage at the output of comparator 2 and i (Up + x) / T - with a positive voltage at the output of comparator 2. Now suppose that the drift of integrator 1 is not equal to zero. This is equivalent to the action at the input of the integrator 1 of some voltage drift CDr. Then the signal at the output of the differentiating unit 4 at a negative voltage at the output of comparator 2 is proportional to the value V (Ug + x + idr) / f. At the output of the adder 5, the voltage is determined from the expression U5. (-Uo + x) / r - (- Uo + x + U p) / G which is fed to the input of the integrator 1 and causes the voltage at its output to change in accordance with the expression (UQ + X + + ID) + Id / r t - (- UP + x) r t, i.e. fully corresponds to its change in the absence of drift of the zero of the integrator 1. With a positive voltage at the output of the comparator 2, the voltage at the output of the differentiating unit 4 is defined as. V2 (UP + X + iy,) / - H; which leads to the appearance at the output of the adder 5 a voltage Uf {Uo + x) / t - {Uo + X + id; / e -idr / D which, entering the input of the integrator 1, leads to a change in the voltage at the output of the integrator 1 in according to the expression Uf - (UC, + X + UIP) / g + Uxp / t- t - (Uo + x) t and also corresponds to its change in the absence of drift zero integrator 1. The voltage at the output of the phase-sensitive rectifier 3 if The drift of the zero of the integrator 1 does not differ from its output voltage in the absence of the drift of the zero of the integrator 1. Thus, an additional introduction to the known device The design of the adder 5 and the differentiating unit 4 improves the accuracy of the multiplying device by compensating for the influence of the drift zero of the integrator 1. The economic effect of using the invention is due to its technical features described above. Claims of the invention A multiplying device comprising a series-connected integrator and a comparator, the output of which is connected to the first input of the integrator. the second input to the signal source of the first factor and the phase-sensitive rectifier whose output is the device output, the information input is connected to the integrator output, and the control input is connected to the comparator output, the second input of the comparator is connected to the signal source of the second multiplier that differs in that, in order to increase its accuracy, the device contains a differentiating unit, the input of which is connected to the output of the integrator, and an adder, the output of which is connected to the third input of the integration ora, and three inputs of the adder are respectively connected to the outputs of the comparator, Oleg Zhegoyev differentsiruk unit and the signal source of the first factor. Sources of information taken into account in the examination 1. Corne G. Korn L. Electronic analog and analog-digital machines, Part 1, M., Mir, 1Ub /, Ch. 7 2.Авторское свидетельство СССР № 480066, кл. G 06 G 7/16, 1973 (прототип).2. USSR author's certificate number 480066, cl. G 06 G 7/16, 1973 (prototype). ISIS II
SU803007671A 1980-11-24 1980-11-24 Multiplying device SU934492A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU803007671A SU934492A1 (en) 1980-11-24 1980-11-24 Multiplying device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU803007671A SU934492A1 (en) 1980-11-24 1980-11-24 Multiplying device

Publications (1)

Publication Number Publication Date
SU934492A1 true SU934492A1 (en) 1982-06-07

Family

ID=20927331

Family Applications (1)

Application Number Title Priority Date Filing Date
SU803007671A SU934492A1 (en) 1980-11-24 1980-11-24 Multiplying device

Country Status (1)

Country Link
SU (1) SU934492A1 (en)

Similar Documents

Publication Publication Date Title
SU934492A1 (en) Multiplying device
US3466551A (en) Null detector employing a product detector therein
US4315434A (en) Pulse width modulation (PWM) with jewel pivot accelerometer
JPS56121108A (en) Positioning method
RU2740875C1 (en) Device for measuring accelerations
RU2127867C1 (en) Method of dynamic measurement of angular displacements
SU875399A1 (en) Dividing device
SU454563A1 (en) Electromechanical integrator
SU756629A1 (en) Converter of signals of parametric sensors
SU1460709A1 (en) Method and apparatus for registration of seismic sections
SU1603508A1 (en) Device for controlling thyristor frequency converter
SU934495A1 (en) Differentiating device
SU674049A1 (en) Device for solving the problem of optimum managing of resources
RU2025775C1 (en) Device for sine-cosine transformation
JPS5767341A (en) Phase synthesizing space diversity system
SU1732287A1 (en) Measurement method of relative difference of two harmonic voltages amplitudes
SU1430971A1 (en) Device for shaping two-phase harmonic voltages
RU2126524C1 (en) Magnetic compass
SU369529A1 (en) DEVICE FOR TWO-FREQUENCY INDUCTIVE GEOELECTRIC SCIENCES
SU983560A1 (en) Device for measuring ac voltage amplitude drops
SU894729A1 (en) Device for differentiating pulse-frequency signals
GB1149048A (en) Improvements in or relating to function generators
SU771681A1 (en) Divider
SU463935A1 (en) Device for entering kinematic corrections
SU538304A1 (en) The method of measuring the amplitude of a periodically varying voltage