SU934414A1 - Многоканальна электроразведочна станци - Google Patents

Description

Изобретение относится к технической физике и может быть использовано в геоэлектроразведке при проведении работ методами сопротивлений,’ вызванной поляризации (ВП), например, при выполнении вертикальных электрических зондирований для решения задач гидрогеологии и инженерной геологии. ·.

Известна многоканальная электроразведочная станция, содержащая последовательно соединенные датчики сигналов, блок масштабных усилителей, панель кодирования, панель компенсации, блок управления и блок регистрации [ 1 ].

Недостатком этой станции является то, что она имеет низкую точность измерений сигналов, изменяющихся в большом динамическом диапазоне (от десятых долей милливольта до десятков вольт), недостаточное быстродействие, является громоздкой, сложной в эксплуатации. Так, в этой станции необходимо в канале вручную установить одну из одиннадцати ступеней компенсации измеряемых сигналов и тока в - соответствии с ожидаемой величиной сигналов. Если ступень в каком-либо канале подобрана неверно, ip необходимо вновь вручную Изменить величину ступени и т.д.

Известна многоканальная электроразведочная станция, содержащая коммутатор каналов, ко входу которого подключены входные клеммы, а выход через блок согласования, цифроаналоговый и аналого-цифровые преобразователи (ЦАП и АЦП) соединей с регистром, а также блок· управления и оперативное запоминающее устройство, выходы которого соединены со входами ЦАП. В данной станции перед началом измерений в оперативное запоминающее устройство поочередно заносится код входных сигналов, а затем вовремя измерений при подаче сигнала с очередного канала ЦАП вырабатывает компенсирующий сигнал в соответствии с ранее записанным в оперативное запоминающее устройство кодом сигнала в этом канале и с помощью АЦП измеряется разностный сигнал. Данная станция полностью автоматизирована и позволяет с одной и той же относительной погрешностью измерять сигналы в широком динамическом диапазоне 121..

Недостатком этой станции является то, что она позволяет измерять только поздние стадии процесса ВП (доли - единицы секунд) ввиду последовательного измерения сигналов по разным каналам, т.е. станция имеет малое быстродействие. При измерениях ранних стадий ВП результаты измерений по различным каналам оказываются не- 5 сопоставимыми из-за разных моментов времени, в которые эти измерения производятся.

Наиболее близкой к предлагаемой является многоканальная электрораэ- 10 ведочная станция, содержащая последовательно соединенные датчики сигнаг лов, многоканальный аналого-цифровой преобразователь, содержащий блок масштабных усилителей, блок компарато- 5 ров, информационно-кодовый регистр, блок цифроаналоговых: преобразователей и блок счетчиков, а также последо вательно включенные коммутатор каналов (блок аналоговых ключей), преобразователь код-аналог, сумматор, соединенный с выходами многоканального аналогово-цифрового преобразователя, блок управления и магнитный регистратор, причем выхода блока управления соединены со входами блока цифроаналоговых преобразователей, блока аналоговых ключей, преобразователя код-аналог, сумматора и блока регистрации. Устройство обеспечивает повышение быстродействия благодаря тому, что на входе станции в каждый канал введен следящий АЦП, что обеспечивает синхронное грубое измерение сигналов в каждом канале ГЗ] . 35

Недостатком этой станции является то, что она не обеспечивает высокой точности измерений малых сигналов на фоне гораздо больших по величине сигналов, обусловленных естест- 40 венным полем, первичным полем тока, поляризацией электродов и т.д. Кро-’ ме того, она не обеспечивает полной синхронности измерений по разным каналам, так как результирующий код 45 измеряемых сигналов.формируется на выходе сумматора путем суммирования · старших разрядов, получаемых на выходах следящих АЦП в каждом канале одновременно, и младших разрядов, ' получаемых поочередно для каждого канала с помощью одного преобразователя аналог-код, установленного после коммутатора. В то же время при выполнении измерений ВП, например, при измерениях переходных характе- ³ ристик ранней стадии ВП, нелинейной вызванной поляризации, становления поля требуется измерять очень малые «сигналы ВП (до долей милливольта и менее) на фоне гораздо больших по ⁶⁰ величине сигналов первичного поля (до 10В и более) через десятки микросекунд после включения тока, например, приращение сигнала НВП в два момента времени: через 25 и 50 мкс 65 после включения тока. В этих условиях в следящих АЦП нельзя использовать более десяти разрядов принципиально из-за их низкого быстродействия. Кроме того, последующее поочередное измерение разностного сигнала по отдельным каналам делает вообще невозможным использование прототипа для проведения таких измерений из-за .того, что время измерений по каждому каналу окажется совершенно различным.

Если отказаться от структурной схемы прототипа, т.е. не использовать коммутатора каналов и общего для всех каналов преобразователя аналогкод, сумматора, а вместо следящих грубых АЦП использовать наиболее быстродействующие и высокочастотные АЦП, то и в этом случае измерения провести не удается. Если сигнал первичного поля равен 10В, то погрешность измерений с использованием этих лучших АЦП составит 0,1-0,3 мВ. Таким образом, полезный сигнал НВП (доли милливольт) принципиально не может быть измерен и в этом случае с погрешностью менее 50-100%. Кроме того, время преобразования этих АЦП на 3 порядка превышает временной интервал, в котором необходимо произвести измерения.

Цель изобретения - повышение точности измерений сигналов нестационарных полей и обеспечение синхронности измерений по всем каналам.

Поставленная цель достигается тем, что в многоканальную электроразведочную станцию, содержащую датчики сигналов, подключенные к многоканальному аналого-цифровому преобразователю, состоящему из блока масштабных усилителей, соединенного с блоком компараторов, выход которого подключен к информационно-кодовому регистру, блока цифроаналоговых’ преобразователей, блока счетчиков, преобразователя код-аналог и блока аналоговых ключей, выходы которого соединены со входами блока компараторов, а также блок регистрации и блок управления, выходы которого соединены с преобразователем код-аналог и блоком аналоговых ключей, введены три блока логических ключей, блок защепок, последовательно соединенные зчетчик-преобразователь кода и оперативное запоминающее устройство, причем выходы информационно-кодового регистра соединены с входами первого блока логических ключей й вспомогательными входами оперативного запоминающего устройства, входы блока счетчиков соединены с выходами первого блока логических ключей, а выходы с входами блока защелок, выходы блока защелок соединены с разрешающими входами первого и второго блоков логических ключей, информационные вхо5 ό

ды трех блоков логических ключей соединены с выходами блока управления, выход второго блока логических ключей соединен со входом счетчика преобразователя кода, входы третьего блока логических ключей соединены с выходами первого блока логических ключей, а выходы - со входами блока цифроаналоговых преобразователей, выход преобразователя код-аналог соединен с входом блока аналоговых ключей и блока компараторов, входа блока регистрации соединены с выходами оперативного запоминающего /стройства, выхода блока цифроаналоговых преобразователей соединены с входами блока масштабных усилителей, а блок управления соединен также с информационно-кодовым регистром, блоком защелок, оперативным запоминающим устройством и счетчиком преобразователем кода.

На чертеже показана структурная схема предлагаемого устройства.

Устройство содержит последовательно соединенные датчики 1 сигналов, блок 2 масштабных усилителей, блок 3 компараторов, информационнокодовый регистр 4, первый блок 5 логических ключей, блок б счетчиков, блок 7 защелок, второй блок 8 логических ключей, счетчик 9 разователь.кода, оперативное минающее устройство (ОЗУ) 10 и блок 11 регистрации, а также цифроаналоговых преобразователей (ЦАП), выходы которых соединены с входами блока масштабных.усилителей, блок 13 аналоговых ключей, выходы которого соединены со входами блока компараторов, второй ЦАП 14, выход которого подключен к входу блока ана-до логовых ключей, третий блок 15 логических ключей, входы которого соединены с выходами первого блока логических ключей, а выхода - с входами блока цифроаналоговых преобразователей, и блок 16 управления, выходы которого соединены с входами информационно—кодового регистра 4, трех блоков 5, 8, логических ключей, блока 7 защелок^ счетчика 9 - преобразователя кодов, оперативного запоминающего устройства 10, блока 13 аналоговых ключей и преобразователя 14 код—аналог. Кроме того, выход преобразователя 14 код-, аналог соединен непосредственно с одним из входов блока 3, а выход гистра 5 — с входом ОЗУ 10.

преобзапоблок 12 peобот

Устройство работает следующим разом.

• Перед тем, как пропускать ток генераторного устройства (не показано) , производится автоматическая компенсация разности потенциалов естественного поля и собственной податчиков 1 сигв точках исслеВ качестве дат10 >0 ляризации электродов налов, установленных дования на профилях.

чиков 1 сигналов используются неполяризующиеся электрода. До начала компенсации естественного поля (ЕП) сигналы от датчиков 1 поступают на первые входа блока 2 масштабных усилителей. Блок 2 представляет собой не. сколько групп (по числу каналов) мноI гокаскадных усилителей с известным коэффициентом усиления. В усилителях каждого канала блока 2 для фильтрации от помех может быть установлен фильтр нижних частот или устройство выборки-хранения аналоговых сигналов на запоминающих конденсаторах.

Ко вторым входам усилителей каждого канала блока 2 подключен.Выход соответствующего ЦАП блока 12.

Блок 12 ЦАП, как и у прототипа, содержит число ЦАП, равное числу каналов устройства (в данном случае 10), а также счетчики управления ключами преобразователей. Выходы каждого каскада усилителей блока 2 соединены со входами соответствующего компаратора блока 3 компараторов (в рассматриваемом примере блок 3 содержит 30 компараторов). Ко вторым входам компараторов блока 3 подключены выхода | аналоговых ключей 13, а также'’выход

ЦАП 14. При этом для рассматриваемого примера выход ЦАП 14 подключен к вторым входам 20 компараторов, первые входа которых подключены к выходам первых пар усилителей блока 2, а выхода аналоговых ключей (в блоке . 13 содержится 10 ключей) подключены ко вторым входам третьих компараторов в каждом канале, первые входы ₍ которых соединены к выходам третьего усилителя каждого канала блока 2, В режиме компенсации ЕП по команде из блока 16 управления аналоговые ключи в блоке 13 соединяют выходные контакты с общей шиной устройства, поэтому вторые входа компараторов блока 3, подключенные первым входом к выходным усилителям блока 2, соединены с общей шиной устройства и эти компараторы срабатывают, когда с выходов блока 2 на их входы поступает нулевой сигнал (нуль-компараторы).

После поступления с блока 16 управления команда ¹’Разрешение компенсации ΕΠ’’ на блок 13, а также блоки 4, 5 и 15 импульсы высокой тактовой частоты, например 100 кГц, вырабатываемые генератором в блоке б, через блоки 5 и 15 поступают одновременно на все входы цифроаналоговых преобразователей блока 12. Каждый из преобразователей блока 12 выполнен, например, по схеме, основанной на принципе поразрядного уравновешивания. При этом число разрядов в каждом преобразователе должно быть /

1не менее 14-15 (как правило, 20 и. более), но величина вырабатываемой ступеньки напряжения может быть.неградуированной (в отличие от «прототипа, где точность измерений определяется именно точностью подбора ётупеньки компенсирующего напряжения этих преобразователей) . Процесс поразрядного уравновешивания в каждом канале заканчивается в момент, когда выходное напряжение каждого из преобразователей блока 12 станет равным входному напряжению, поступающему на вход каждого канала блока 2 от датчика 1 сигналов, что фиксируется срабатыванием соответствующих компараторов блока 3. Если амплитуда ступеньки младшего значения разряда, вырабатываемого цифроаналоговыми: преобразователями блока 12, равна 2 мВ, то, учитывая, что компараторы в данном режиме подключены к выходам усилителей с общим коэффициентом усиления 1000, получим максимальный нескомпенсированный входной сигнал 2 мкВ.

Выходы компараторов блока 3 подключены к входам информационно-кодового регистра 4, который представляет собой блок логических элементов, позволяющий зафиксировать и дешифрировать состояние каждого из компараторов блока 3. В простейшем . случае он представляет собой группы триггеров для каждого канала, выходы которых объединяются через логические элементы И, ИЛИ и подключаются к входам первого блока 5 логических ключей. Кроме того, выходы указанных триггеров подключаются к вспомогательным входам ОЗУ 10, поэтому в случае, если на ОЗУ 10 поступит команда из блока 16, информация о том, какой компаратор сработал, а какой нет,запишется в память ОЗУ 10. ’ ________________________ _ _

В первом режиме работы, при компен- ' (после прохождения, например, 924 ’ сации ЕП, запись в память ОЗУ 10 не. производится, а после срабатывания компараторов в блоке 3 и триггеров в блоке 4 поступает сигнал запрета на первый и’второй блоки 5 и 6 логических ключей, при этом по соответствующему каналу на вход соответствующего преобразователя блока 12 перестают поступать импульсы тактовой частоты, что предотвращает возможность дальнейшего изменения компенсирующего напряжения.

входов блока 15 логических ключей снят сигнал разрешения).

Затем от генератора тока, управляемого блоком 16, в землю пропускают ток и в заданный момент измерения, например через 14 с после начала пропускания импульса тока длительностью 15 с, в блоке 16 вырабатывается сигнал ''Разрешение измерения¹'. Этот сигнал с блока 16 подается на блоки 14, 4, 5. При этом на преобразователь 14 код-аналог начинают поступать тактовые импульсы с частотой, например, 100 кГц с блока 16. На выходе преобразователя 14, содержащего также счетчики управления, формируется ступенчато-спадающе.е напряжение со ступенькой, амплитуда которой равна, например, 10 мВ и строго известна (как и в прототипе, преобразователь 14 должен иметь не менее 10-12 разрядов и быть строго градуированным) . Напряжение на выходе преобразователя 14 код-аналог изменяет.ся от максимального, например 10, '24 В, до нуля, после чего цикл измерений заканчивается, а напряжение на выходе преобразователя 14 вновь устанавливается максимальным и сохраняется неизменным до поступления следующей команды ''Разрешение измерения'*.

В процессе измерения на два входа каждого компаратора блока 3 поступает два сигнала: один - измеряемый с выхода соответствующего усилителя блока 2; второй - опорный, ступенча' то уменьшающийся с выхода преобразователя 14.

Если входной сигнал мал, например равен 1 мВ, то на выходах трех усилителей этого канала имеется 'напряжение соответственно 10, 100, 1000 мВ. При уменьшении напряжения на выходе преобразователя 14 до 1 В

После этого сигнал ’’Разрешение компенсации ΕΠ'' снимается, ключи в блоке 13 срабатывают и соёдиняют •входы всех компараторов без исключения с выходом преобразователя 14 код-аналог. Одновременно триггеры информационно-кодового регистра 4 устанавливаются в исходное состояние (тактовые импульсы при этом на входы блока 12 не поступают, так как со импульсов на вход преобразователя 14, вырабатывающего ступеньки с амплитудой 10 мВ) сработает третий компа-* ратор данного канала в блоке 3, а также триггер в информационно-кодовом регистре 4, который подает сигнал запрета на соответствующий ключ первого блока 5 логических ключей. До подачи сигнала запрета через все ключи блока 5 на все входы, блока б счетчиков поступают тактовые импульсы. В рассмотренном примере после прохождения 924 импульсов срабатывает компаратор в блоке 3,. регистр 4 дает команду запрета на ключ этого канала в блоке 5, подача импульсов на данный канал счетчика 6 прекращается. Аналогичным образом производится измерение и по другим каналам. Если, например, входной сигнал по какому-то каналу равен 0,9 В, то на выходе первого усилителя блока 2 будет напряжение 9 в, остальные уси60 лйтели будут перегружены. После уменьшения напряжения на выходе преобразователя 14 на 124 ступеньки (до 9 В) сработает первый компаратор данного канала (остальные компараторы в этом канале будут перегружены и не срабо- 5 тают) и на счетчике данного канала в блоке 6 будет записано 124 импульса, после чего счет прекратится.·

После окончания цикла параллельных одновременных измерений по всём ю каналам производится перезапись информации в ОЗУ 10 в режиме последовательного опроса. При этом из блока 16 управления подается команда ’’Перезапись*' на блоки 4, 5, 7, 8, 9, 10. Перезапись идете высокой частотой, например 1 МГц. В начале на блоке 4, 5 и 7 поступает команда ’’Перезапись первого канала’’. При этом на счетчик первого канала блока б из блока 16 через открытый ключ блока 5 поступают импульсы тактовой частоты, например, 100 импульсов для рассмотренного выше первого примера. Одновременно эти же импульсы из блока 16 через открытый ключ блока 8 поступают на счетчик 9 преобразователь кода. После прохождения 100 импульсов счетчик первого канала в блоке 6 переполняется, _ срабатывает защелка в первом кана- ' /³⁰ ле блока 7 защелок, которая блокирует ключи первого канала в блоках 5 и 8, поэтому прохождение через них импульсов тактовой частоты прекращается (в качестве блока 7 защелок 35 может быть использовано 10 триггеров - по триггеру на каждый канал, которые после переполнения счетчика соответствующего канала срабатывают и нулевым входным потенциалом блоки- 40 руют ключи соответствующего канала _: Λ в блоках 5 и 8; ,'· > Затем на блок ОЗУ 10 из блока 16 поступает команда '’Разрешение записи ¹ ' длительностью до мкс, затем команда переадресовки45 номера ячейки памяти и одновременно на счетчик сброса в нуль триггеров.

Во время действия команды ¹ ’Разрешение записи*’ на цифровом табло .блока 11 регистрации на короткое вре•мя загорится цифра 1,000, что соответствует 100 импульсам на счетчике .9 (отметим, что на основном счетчике 5 блоке б отсчет был 924 импульса и . перевести этот отсчет в цифру 1 мВ, „ соответствующую измеряемому сигналу, довольно сложно. Счетчик 9 преобразует код измеряемого сигнала в двоично-десятичную форму без каких-либо трудностей, так как счетчик 9 представляет собой стандартный двоичнодесятичный счетчик). Информация запятой в цифровом отсчете измеряемого сигнала поступает во вспомогательные ячейки ОЗУ 10 с информационно-кодового регистра 4. Если сработал третий 65 компаратор (остальные компараторы в этом канале также могут сработать), то регистр выдает сигнал ’'Логическая 1'* для записи в ячейку ОЗУ 10, соответствующую запятой после первой значащей цифры, если второй и первый компараторы сработали, а третий нет, запятая записывается после второй значащей цифры, а если только первый, то после третьей значащей цифры.

После окончания цикла записи первого канала из блока 16 в том же порядке поступает команда '’Перезапись второго канала’’. Для второго рассмотренного примера защелка в блоке 7 сработает после прохождения 900' импульсов, в ОЗУ 10 запишется число 900,0 что соответствует сигналу 900 мВ. (сработал только первый компаратор, поэтому запятая идет после значащей цифры). После срабатывания защелки в каждом канале на ОЗУ 10 поступает команда разрешения записи, затем команда переадресовки .ячейки записи и сброса счетчика 9. После окончания всего цикла перезаписи из блока 16 подается команда сброса в исходное состояние триггеров в блоке 7 защелок и информационно-кодовом регистре 4 и станция подготовлена для выполнения следующего цикла измерений-перезаписи.

Записанная в ОЗУ 10: информация после окончания измерений может быть отображена на цифровом табло в блоке 11 регистрации, а затем,после возвращения с профиля измерений на базу/ переписана на перфоленту для ввода в ЭВМ с целью обработки и интерпретации результатов измерений.

Технико-экономическая эффективность применения предлагаемой станции заключается в повышении точности измерений и обеспечении одновременной регистрации информации по многим каналам без использования дЪполнительных цифроаналоговых преобразователей. Благодаря этому увеличивается производительность геофизических работ, например, при выполнении вертикальных электрических зондирований или площадной съемки методом ВП.

Claims (3)

1. (доли - единицы секунд) ввиду последовательного измерени  сигналов по разным каналам, т.е. станци  имеет малое быстродействие. При измерени х ранних стадий ВП результаты измерени по различным каналам оказьаваютс  несопоставимыми из-за разных моментов времени, в которые эти измерени  производ тс . Наиболее близкой к предлагаемой  вл етс  многоканальна  электроразведочна  станци ,, содержаща  последовательно соединенные датчики сигна лов, многоканальный аналого-цифровой преобразователь, содержащий блок мас штабных усилителей, блок компараторов , информационно-кодовый регистр, блок цифроаналоговых преобразователей и блок счетчиков, а также послед вательно включенные коммутатор каналов (блок аналоговых ключей), преобразователь код-аналог, сумматор, соединенный с выходами многоканального аналогово-цифрового преобразовател , блок управлени  и магнитный регистратор, причем выходу блока управлени  соединены со входами блока цифроаналоговых преобразователей, блока аналоговых ключей, преобразовател  код-аналог, сумматора и блока регистрации. Устройство обеспечивает повыиение быстродействи  благодар  тому, что на входе станции в каждый канал введен след щий АЦП, что обеспечивает синхронное грубое измерение сигналов в каждом канале ГЗ . Недостатком этой станции  вл етс  то, что она не обеспечивает высокой точности измерений малых сигналов на фоне гораздо больших по величине сигналов, обусловленных естественным полем, первичным полем тока, пол ризацией электродов и т.д. Кроме того, она не обеспечивает полной синхронности измерений по разным каналам, так как результирующий код измер емых сигналов.формируетс  на выходе сумматора путем суммировани  стархиих разр дов, получаемых на выходах след щих АЦП в каждом канале одновременно, и глпадших разр дов, получаемых поочередно дл  каждого канала с помощью одйого преобразовател  аналог-код, установленного после коммутатора. В то же врем  при выполнении измерений ВП, например, при измерени х переходных характеристик ранней стадии ВП, нелинейной вызванной пол ризации, становлени  пол  требуетс  измер ть очень малые «сигналы ВП (до долей милливольта и менее) на фоне гораздо больших по величине сигналов первичного пол  (до ЮВ и более) через дес тки микросекунд после включени  тока, например , приращение сигнала НВП в два момента времени: через 25 и 50 мкс после включени  тока. В этих услови х в след щих АЦП нельз  использовать более дес ти разр дов принципиально из-за их низкого быстродействи . Кроме того, последующее поочередное измерение разностного сигнала по отдельным каналам делает вообще невозможным использование прототипа дл  проведени  таких измерений из-за того, что врем  измерений по каждому каналу окажетс  совершенно различным. Если отказатьс  от структурной схемы прототипа, т.е. не использовать коммутатора каналов и общего дл  всех каналов преобразовател  аналогкод , сумматора, а вместо след щих грубых АЦП использовать наиболее быстродействующие и высокочастотные АЦП, то и в этом случае измерени  провести не удаетс . Если сигнал первичного пол  равен 10В, то погрешность измерений с использованием этих лучших АЦП составит 0,1-0,3 мВ. Таким образом, полезный сигнал НВП (доли милливольт) принципиально не может быть измерен и в этом случае с погрешностью менее 50-100%. Кроме того, врем  преобразовани  этих АЦП на 3 пор дка превышает временной интервал , в котором необходимо произвести измерени . Цель изобретени  - повышение точности измерений сигналов нестационарных полей и обеспечение синхронности измерений по всем каналам. Поставленна  цель достигаетс  тем, что в многоканальную электроразведочную станцию, содержащую датчики сигналов, подключенные к многоканальному аналого-цифровому преобразователю , состо щему.из блока масштабных усилителей, соединенного с блоком компараторов, выход которого подключен к информационно-кодовому регистру , блока :цифроаналоговых преобразователей , блока счетчиков, преобразовател  код-аналог и блока аналоговых ключей, выходы которого соединены со входами блока компараторов, а также блок регистрации и блок управлени , выходы которого соединены с преобразователем код-аналог и блоком аналоговых ключей, введены три блока логических ключей, блок защепок , последовательно соединенные зчетчик-преобразователь кода и оперативное запоминающее устройство, причем выходы информационно-кодового регистра соединены с входами первого блока логических ключей и вспомогательными входами оперативно -о запоминающего устройства,ВХОДЫ блока счетчиков соединены с выходами первого блока логических ключей, а выходы с входами блока защелок, выходы блока защелок соединены с разрешающими входами первого и второго блоков логических ключей, информационные входы трех блоков логических ключей соединены с выходами блока управлени , выход второго блока логических ключей соединен со входом счетчика преобразовател  кода, входы третьег блока логических ключей соединены с выходами первого блока логических ключей, а выходы - со входами блока цифроаналоговых преобразователей, выход преобразовател  код-аналог соединен с входом блока аналоговых ключей и блока компараторов, входы блока регистрации соединены с выхоjiaMK оперативного запоминающего /ст ройства, выходы блока цифроанало говых преобразователей соединены с входами блока масштабных усилителей а блок управлени  соединен также С информационно-кодовым регистром, блоком защелок, оперативным запоминающим устройством и счетчиком преобразователем кода. На чертеже показана структурна  схема предлагаемого устройства. Устройство содержит последовательно соединенные датчики 1 сигналов , блок 2 масштабных усилителей, блок 3 компараторов, информационнокодовый регистр .4, первый блок 5 ло ческих ключей, блок б счетчиков, блок 7 защелок, второй блок 8 логических ключей, счетчик 9 - преобразователь .кода, оперативное запоминающее устройство (ОЗУ) 10 и блок 11 регистрации, а также блок 1 цифроаналоговых преобразователей (ЦАП), выходы которых соединены с входами блока масштабных.усилителей блок 13 аналоговых ключей, выходы которого соединены со входами блока компараторов, второй ЦАП 14, выход которого подключен к входу блока aiH логовых ключей, третий блок 15 логических ключей, входы которого соё дйне.ны с выходами первого блока логических ключей, а выходы - с входа ми блока цифроаналоговых преобразователей , и блок 16 управлеии , выходы которого соединены с входами информационно-кодового регистра 4, трех блоков 5, 8, 15 логических ключей, блока 7 защел счетчика 9 - преобразовател  кодов, оперативного запоминающего устройст ва 10, блока 13 аналоговых ключей и преобразовател  14 код-аналог. Кром того, выход преобразовател  14 коданалог соединен непосредственно с одним из входов блока 3, а выход ре гистра 5 - с входом ОЗУ 10. Устройство работает следующим об разом. .Перед тем, как пропускать ток от генераторного устройства (не показа но) , производитс  автоматическа  компенсаци  разности потенциалов естественного пол  и собственной пол ризации электродов датчиков 1 сигналов , установленных в точках исследовани  на профил х, В качестве датчиков 1 сигналов используютс  непол ризующиес  электроды. До начала компенсации естественного пол  (ЕП) сигналы от датчиков 1 поступают на первые входы блока 2 -масштабных усили- . талей. Блок 2 представл ет собой несколько групп (по числу каналов) многокаскадных усилителей с известным коэффициентом усилени . В усилител х каждого канала блока 2 дл  фильтрации от помех может быть установлен фильтр нижних частот или устройство выборки-хранени  аналоговых сигналов на запоминающих конденсаторах. Ко вторым входам усилителей каждого канала блока 2 подключен. йыход соответствующего ЦАП блока 12. Блок 12 ЦАП, как и у прототипа, содержит число ЦАП, равное числу каналов устройства (в данном случае 10), а также счетчики управлени  ключами преобразователей. Выходы каждого каскада усилителей блока 2 соединены со входами соответствующего компаратора блока 3 компараторов (в рассматриваемом примере блок 3 содержит 30 компараторов). Ко вторым входам компараторов блока 3 подключены выходы аналоговых ключей 13, а такжеЪыход ЦАП 14. При этом дл  рассматриваемого примера выход ЦАП 14 подключен к вторым входам 20 компараторов, первые входы которых подключены к выходам первых пар усилителей блока 2, а выходы аналоговых ключей (в блоке . 13 содержитс  10 ключей) подключены ко вторым входам третьих компараторов в каждом канале, первые входы которых соединены к выходам третьего усилител  каждого канала блока 2, В режиме компенсации ЕП по команде из блока 16 управлени  аналоговые ключи в блоке 13 соедин ют выходные контакты с общей ыиной устройства, поэтому вторые входы компараторов блока 3, подключенные первым входом к выходным усилител м блока 2, соединены с общей шиной устройства и эти компараторы срабатывают, когда с выходов блока 2 на их входы поступает нулевой сигнал (нуль-компараторы). После поступлени  с блока 16 управлени  командл Разрешение компенсации ЕП на блок 13, а также блоки 4, 5 и 15 импульсы высокой тактовой частоты, например 100 кГц, вырабатываемые генератором в блоке 6, через блоки 5 и 15 поступают одновременно на все входы цифроаналоговых преобразователей блока 12. Каждый из преобразователей блока 12 выполнен , например, по схеме, основанной на принципе поразр дного уравновешивани . При этом число разр дов в каждом преобразователе должно быть 1не менее 14-15 (как правило, 20 и. более), но величина вырабатываемой ступеньки напр жени  может быть.нег дуированной (в отличие от /грототипа где точность измерений определ етс  именно точностью подбора Ьтупеньки компенсирующего напр жени  этих пре образователей) . Процесс прразр дног уравновешивани  в каждом к:анале заканчиваетс  в момент, когда выходно напр жение каждого из преобразовате лей блока 12 станет равным входному напр жению, поступающему на вход каждого канала блока 2 от датчика 1 сигналов, что фиксируетс  срабатыва нием .соответствующих компараторов блока 3. Если аглплитуда ступеньки N младшего значени  разр да, вырабаты ваемого цифроаналоговыми; преобразо вател ми блока 12, равна 2 мВ, то, учитыва , что компараторы в данном режиме подключены к выходам усилите лей с общим коэффимиентсм усилени  1000, получим Максимальный нескомпенсированный входной сигнал 2 мкВ. Выходы компараторов блока 3 подключены к входам информационно-кодового регистра 4, который представ л ет собой блок логических элементов , позвол ющий зафиксировать и .дешифрировать состо ние каждого из компараторов блока 3. В простейшем . случае он представл ет собой группы триггеров дл  каждого канала, выход которых объедин ютс  через логические элементы И, ИЛИ и подключаютс  к входам первого блока 5 логических ключей. Кроме того, выходы указанны триггеров подключаютс  к вспомогательным входам ОЗУ 10, поэтому в случае, если на ОЗУ 10 поступит команда из блока 16, информаци  о том какой когдпаратор сработал, а какой нет,запишетс  в пам ть ОЗУ 10. В первом режиме работы, при комп сации ЕП, запись в пам ть ОЗУ 10 не производитс , а после срабатывани  компараторов в блоке 3 и триггеров в блоке 4 поступает сигнал запрета на первый ивторой блоки 5 и б Логических ключей, при этом по соответствующеглу каналу на вход соответствующего преобразовател  блока 12 перестают поступать импульсы тактовой частоты, что предотвращает возможность дальнейшего изменени  кс 1пенсирующего напр жени . После этого сигнал Разрешение компенсации ЕП снимаетс , ключи в блоке 13 срабатывают и соедин ют входы всех компараторов без исключени  с выходом преобразовател  14 код-аналог. Одновременно триггеры и формационно-кодового регистра 4 устанавливсиотс  в исходное состо ни ( тактовые импульсы при этом на вход блока 12 не поступают, так как со входов блока 15 логических ключей сн т сигнал разрешени ). Затем от генератора тока, управл емого блоком 16, в зегллю пропускают ток и в заданный момент измерени , например через 14с после начала пропускани  импульса тока длительностью 15 с, в блоке 16 вырабатываетс  сигнал Разрешение измерени  . Этот сигнал с блока 16 подаетс  на блоки 14, 4, 5. При этом на преобразователь 14 код-аналог начинают поступать тактовые импульсы с частотой , например, 100 кГц с блока 16. На выходе преобразовател  14, содержащего также счетчики управлени , формируетс  ступенчато-спадающе.е напр жение со ступенькой, амплитуда которой равна, например, 10 мВ и строго известна (как и в прототипе, преобразователь 14 должен иметь не менее 10-12 разр дов и быть строго градуированным ) . Напр жение на выходе преобразовател  14 код-аналог измен ет .с  от максимального, наприм.ер 10j 24 В, до нул , после чего цикл измерений заканчиваетс , а напр жение на выходе преобразовател  14 вновь устанавливаетс  максимальным и сохран етс  неизменным до поступлени  следующей команды Разрешение измерени  . В процессе измерени  на два входа каждого компаратора блока 3 поступает два сигнала: один - измер емый с выхода соответствующего усилител  блока 2; второй - опорный, ступенчато уменьшедащийс  с выхода преобразовател  14. Если входной сигнал мал, например раве.н 1 мВ, то на выходах трех усилителей этого канала имеетс  напр жение соответственно 10, 100, 1000 мВ. При уменьшении напр жени  на выходе преобразовател  14 до 1 В (после прохождени , например, 924 импульсов на вход преобразовател  14, вырабатывающего стуПеньки с амплитудои 10 мВ) сработает третий компа-г ратор данного канала в блоке 3, а также триггер в информационно-кодовом регистре 4, который подает сигнал запрета на соответствующий ключ первого блока 5 логических ключей. До подачи сигнала запрета через все ключи блока 5 на все входы, блока б счетчиков поступают тактовые импульсы . В рассмотренном примере после прохождени  924 импульсов срабатывает компаратор в блоке 3,. регистр 4 дает Команду запрета на ключ этого канала в блоке 5, подача импульсов на данный канал счетчика б прекращаетс . Аналогичны ; образом производитс  измерение и по другим каналам . Если, например, входной сигнал по какому-то каналу равен 0,9 Б, то на выходе первого усилител  блока 2 будет напр жение 9В, остальные усилители будут перегружёны. После умен шени  напр жени  на выходе преобразо вател  14 на 124 ступеньки (до 9 В) сработает первый компаратор данного канала (остальные компараторы в этом канале будут перегружены и не сработают ) и на счетчике данного канала в блоке 6 будет записано 124 импульса , после чего счет прекратитс . После окончани  цикла параллельных одновременных измерений по всём каналам производитс  перезапись информации в ОЗУ 10 в режиме последовательного опроса. При этом из блока 16 управлени  подаетс  команда Перезапись на блоки 4, 5, 7, 8, 9, 10. Перезапись идет с высокой частотой, например 1 ЫТц. В начале на блоке 4, 5 и 7 поступает команда Перезапись первого канала . При этом на счетчик первого канала блока б из блока 16 через отк  лтый ключ блока 5 поступают импульсы тактовой частоты, например, 100 импульсов дл  рассмотренного выше первого примера. Одновременно эти же импульсы из блока 16 через открытый ключ блока 8 поступают на счетчик 9 .преобразователь кода. После прохожде ни  100 импульсов счетчик первого канала в блоке 6 переполн етс , срабатывает защелка в первом канале блока 7 защелок, котора  блокирует ключи первого канала в блоках 5 и 8, поэтому прохождение через .них импульсов тактовой частоты прекращаетс  (в качестве блока 7 згицелок может быть использовано 10 тригге)дв - по триггеру на кажда)й канал, Которые после переполнени  счетчика соответствующего канала срабатывают и нулевым входным потенциалом блокируют ключи соответствующего канала : в блоках 5 и 8i,; . Затем на блок ОЗУ 10 из блока 16 поступает команда Разт решение записи длительностью до 1 МКС, затем команда переадресовки номера  чейки пам ти и одновременно на счетчик сброса в нуль триггеров. Во врем  действи  команды .Разрешение записи на цифровом табло .блока 11 регистрации на короткое вре .м  загоритс  цифра 1,000, что соответствует 100 импульсам на c4eT4Hke .9 (отметим, что на основном счетчике в блоке б отсчет был 9124 импульса и . перевести этот отсчет в цифру 1 мВ, соответствующую измер емому сигналу довольно сложно. Счетчик 9 преобразует код измер емого сигнала в двоично-дес тичную форму без каких-либо трудностей, так как счетчик 9 представл ет собой стандартный двоичнодес тичный счетчик). Информаци  зап той в цифровом отсчете измер емого сигнсша поступает во вспомогательные  чейки ОЗУ 10 с информационно-кодово го регистра 4. Если сработал третий компаратор (остальные компараторы в этом канале также могут сработать), то регистр выдает сигнал Логическа  1 дл  записи в  чейку ОЗУ 10, соответствующую зап той после первой значащей цифры, если второй и первый компараторы сработали, а третий нет, зап та  записываетс  после второй значащей цифры, а если только первый , то после третьей значащей цифры . После окончани  цикла записи первого канала из блока 16 в том же пор дке поступает команда Перезапись второго канала . Дл  второго рассмотренного примера защелка в блоке 7 сработает после прохождени  900 импульсов, в ОЗУ 10 запишетс  число 900,0 что соответствует сигналу 900 мВ. (сработал только первый компаратор , поэтому зап та  идет после значащей цифры). После срабатывани  защелки в каждом канале на ОЗУ 10 поступает команда разрешени  запи ри , затем команда переадресовки . чейки записи и сброса счетчика 9. После окончани  всего цикла перезаписи из блока 16 подаетс  команда сброса в исходное состо ние триггеров в блоке 7 защелок и информационно-кодовом регистре 4 и станци  подготовлена дл  выполнени  следующего цикла измерении-перезаписи . Записанна  в ОЗУ 10: информаци  после окончани  измерений может быть отображена на цифровом табло в блоке 11 регистрации, а затем,после возвращени  с профил  измерений на базу/ переписана на перфоленту дл  ввода в ЭВМ с целью обработки и интерпретации результатов измерений. Технико-экономическа  эффективность применени  предлага1емой станции заключаетс  в повышении точности измерений и обеспечении одновременной регистрации информации по многим каналам без использовани  дЪполнительных цифроаналоговых преобразователей . Благодар  этому увеличиваетс  производительность геофизических работ/ например, при выполнении вертикальных электрических зондирований или площсшной съемки методом ВП« Формула изобретени  Многоканальна  электроразведочна  станци , содержаща  датчики сигналов,подключенные к многоканальному аналого-цифровому преобразователю, состо щему из блока масштабных усилителей , соединенного с блоком компараторов/ выход которого подключен к информационно-кодовому регистру, блока цифроаналоговых преобразователей/ блока-счетчиков, преобразова (тел  код-анашог и блока аналоговых ключей, выходы которого соединены с, входами блока компараторов, а также блок регистрации и блок управлени , выходы которого соединены с преобраэов телем код-аналог и блоком аналоговых ключей, о т л и ч а ю щ а  с   тем, что, с целью повЕЛхюни  точности измерений сигналов нестационарных полей и обеспечени  синхро ности измерений по всем каналам, в нее введены т блока логических ключей, блок эе|щелок, последовательно оэединенныё счетчик-преобраэоватеЛь кода и оперативное запомина зщее устройство, причем выходы инфор, мационко-кодового регистра соединень . с входами первого «5лока логических ключей и вспомогательны входаю оперативного запоминающего устройств входы блока счетчиков соединены С вы ходами первого блока логических клю« чей, а выходы - с входами блока зацелок , выходы блока соединены с разрешгшмцими входами первого и второго блоков логических ключей, информационные входы трех блоков ло{гических ключей соединены с выходами блока управлени , выход второго блок логических ключей соединен с входом счетчиЛа-преобразовател  кода, входы третьего блока логических ключей соединены с выходами первого блока логических ключей, а выходы - с входами блока цифроаналоговых преобразователей , выход преобразовател  код-аналог соединен с входом блока аналоговых ключей и блока компараторов , входы блока регистрации соединены с выхода да оперативного запоминающего устройства, выходы блока цифроаналоговых преобразователей соединены с входами блока масштабных усилителей, а блок управлени  соединен также с информационнокодовым регистром, блоком зааделоК, оперативньол запоминающим устройством и счетчиком-преобразователем кода. Источники информации,-. прин тые во внимание при экспертизе 1.Бобровников Л.З. и др. Электро1разведочна  аппаратура и оборудование . М., Недра, 1979, с. 150158 ,:,
2. 2.Авторское свидетельство СССР по за вке 2910672/18-25, кл. G 01 V 3/0, 16.10.80.
3. 3.Авторское свидетельство СССР 717668, кл. G 01 V 3/08, 1975 ( прототип).