Claims (2)
Указанна цель достигаетс за счет того, что между исходом преобразовател код-частота и входом трехвходовой И включен блок выделени интервала переноса, содержащий первую и вторую двухвходовые схемы или, инвертор, первую и вторую двухвходовые схемы И, причем входы первой схемы ИЛИ соединены с единичными выходами триггеров блока сравнени и управлени переносом информации, а выходы подключены к входу сброса выходного отсчетного устройства, к первому входу в торой схемы И и через инвертор - к первом входу первой схемы И, второй вход которой соединен с генератором ataлонной частоты, а выход - с первым вводом второй схемы ИЛИ, второй вход которой подключен к выходу второй схемы И, при этом выход преобразовател код-частота соедине с вторым входом второй схемы И, а выход второй схемы ИЛИ подключен к входу трехвходовой схемы И. На чертеже приведена схема предл гаемого измерител . Измеритель содержит датчики 1 и импульсов, блок 3 измерени период генератор k эталонной частоты, преобразователь 5 код-частота, трехвхо довую схему И 6, блок 7 промежуточной пам ти, блок 8 сравнени и управлени переносом информации, блок 9 выделени интервала переноса, выходное отсчетное устройство СВОУ ) 1 Блок 3 измерени периода состоит из ДТ-триггеров 11 и 12, Л5-триг ;е ров 13 и 1, образующих триггерные формирователи периода и св занных .с ним по одному из входов двухвходо вых схем И 15 и 16. Блок промежуточ ной пам ти содержит два счетчика 17 и 18. Блок сравнени и управлени переносом информации включает RS-тр геры 19 и 20, тревходовые схемы И 2 23 и даухвходовую схему ИЛИ 24. Цеп сброса счетчиков триггеров блоков 3,7 и 8 и преобразовател 5 подключены к шине сброса 25, св занной с ходом схемы И 23. Блок выделени ин тервала переноса 9 состоит из двухвходовых схем ИЛИ 26 и 27, двух дву входовых схем И 28 и 29 и инвертора 30. Принцип действи схемы основан на сравнении чисел импульсов эталон ной частоты, проход щих за временные интервалы, равные периодам следовани импульсов датчиков 1 и 2. Цикл измерени состоит из двух этапов. Первого-этапа измерени числа импульсов эталонной частоты, вырабатываемых генератором Ц, за период частоты каждого из датчиков , и второго - этапа сравнени указанных чисел и перевода результата измерени в относительные единицы в ходе переноса информации в ВОУ 10 . Перед началом первого этапа цикла измерени все элементы блоков измерени , кроме ВОУ 10, устанавливаютс в исходное состо ние импульсом сброса на шине 25. При этом на управл ющих Д-входах три|- геров 11 и 12 присутствуют единичные сигналы, схемы И 15, 16, 21, 22 и 28 заперты, схема И 6 открыта. Очередные импульсы датчиков 1 и 2 устанавливают триггеры 11 и 12 в состо ние единицы. Это приводит к запиранию схемы И 6, отпиранию Схем И 15 и 16 и поступлению импульсов эталонной частоты на входы счетчиков 17 и 18. Первыми же импульсами с выходов схем И 15 и 16 триггеры 13 и устанайливаютс в состо ние единицы и снимают управл ющие сигналь с Д-входов триггеров 11 и 12. Вторые импульсы датчиков 1 и 2 устанавливают указанные триггеры в состо ние нул , схемы И 15 и 16 блокируютс . Повторное срабатывание триггеров 11 и 12 по мере поступлени импульсов тахометров исключено благодар блокировке по Д-входам вплоть до повторного импульса сброса на шине 25. Конец первого этапа измерени характеризуетс моментом возврата в состо ние нул обоих триггеров 11 и 12 и открыванием схемы И 6. К этому моменту в счетчиках 17 и 18 оказываютс записанными числа импульсов N. и Ny, пропорциональ.ные значени м периодов Xf и J2. частоты следовани импульсов датчиков 1 и This goal is achieved due to the fact that between the source of the code-frequency converter and the three-input AND input a transfer interval separation block is included, containing the first and second two-input circuits or, the inverter, the first and second two-input AND circuits, and the inputs of the first OR circuit are connected to single outputs the triggers of the comparison and transmission control unit, and the outputs are connected to the reset input of the output reading device, to the first input of the second AND circuit and through the inverter to the first input of the first AND circuit, the second input of which the swarm is connected to a frequency generator, and the output is to the first input of the second OR circuit, the second input of which is connected to the output of the second AND circuit, and the code-frequency converter output is connected to the second input of the second AND circuit, and the output of the second OR circuit is connected to the input three-input circuit I. The drawing shows the diagram of the proposed meter. The meter contains sensors 1 and pulses, unit 3 for measuring the period oscillator k of the reference frequency, converter 5 code-frequency, three-input circuit AND 6, block 7 for intermediate memory, block 8 for comparing and controlling information transfer, block 9 for allocating the transfer interval, output counting SVOU device) 1 The period measurement unit 3 consists of DT-triggers 11 and 12, L5-triggers, e 13 and 1, which form the trigger period formers and associated with them along one of the inputs of the two-input circuits 15 and 16. Block intermediate memory contains two counters 17 and 18. B The compare and control information transfer control unit includes RS-tr circuits 19 and 20, AND 2 23 alarm circuits and OR-24 dow-input circuit. The reset circuit of the trigger blocks of blocks 3.7 and 8 and converter 5 is connected to the reset bus 25 connected to the circuit stroke AND 23. The allocation unit of the transport interval 9 consists of two-input circuits OR 26 and 27, two two input circuits AND 28 and 29, and an inverter 30. The principle of the circuit is based on comparing the numbers of pulses of the reference frequency passing over time intervals equal to periods following impulses of sensors 1 and 2. Measurement cycle with Ostoit of two stages. The first stage of measuring the number of pulses of the reference frequency produced by the generator C for the period of the frequency of each of the sensors, and the second stage of comparing the specified numbers and converting the measurement into relative units during the transfer of information to HEU 10. Before the beginning of the first stage of the measurement cycle, all elements of the measurement units, except HEU 10, are reset to reset by the bus 25. On the control D-inputs of the three | - 11 and 12, there are single signals, And 15, 16 circuits , 21, 22 and 28 are locked, AND 6 is open. The next pulses of sensors 1 and 2 set the triggers 11 and 12 to a state of unity. This leads to the locking of the circuit And 6, unlocking the circuits And 15 and 16 and the arrival of pulses of the reference frequency at the inputs of the counters 17 and 18. The first pulses from the outputs of the circuits And 15 and 16 are the trigger 13 and are set to one and remove the control signal from The D inputs of the flip-flops 11 and 12. The second pulses of the sensors 1 and 2 set the specified flip-flops to the zero state, the And 15 and 16 circuits are blocked. Triggers 11 and 12 are triggered as tachometer pulses are received due to blocking by D-inputs up to repeated reset pulses on bus 25. The end of the first measurement stage is characterized by the moment of return to zero state of both 11 and 12 triggers and opening of circuit I. At this time, counters 17 and 18 have the recorded numbers of pulses N. and Ny proportional to the values of the periods Xf and J2. pulse frequency of sensors 1 and
2. Одновременно число N оказываетс записанным в преобразователь 5, на вход которого подана частота f генератора 4, а выходна частота определ етс как fПР ). Я® коэффициент пропорциональности . На втором этапе измерени импульсы с выхода схемы ИЛИ 27 блока 9 через схему И 6 поступают на входы счетчиков 17 и 18, дополн числа N и N2, записанные на первом этапе. Импульсы переполнени счетчиков 17 и 18 поочередно устанавливают в состо ние единицы триггеры 19 и 20. На врем между импульсами переполнени счетчиков 17 и 18 открываетс одна-из схем И 21 или 22 в зависимоети от очередности переполнени счетчиков. При этом схема блока 9 выделени интервала переноса работа ет таким образом, что до по влени первого импульса переполнени одного из счетчиков 17 и 19 (оба тригге ра 19 и 20 наход тс в состо нии ну л ) открыта схема И 28, схема И 29 заперта и в качестве частоты заполнени указанных счетчиков исполь зуетс частота генератора А. После переполнени одного из сче чиков 17 и 18 сигнал единицы с выхо да схемы ИЛИ 26 переклю1)ает схемы И 28 и 29 и на выход блока через схему ИЛИ 27 начинает поступать частота fnp fp. Импульсы частоты рЗаполн ют счетчики 17 и 18 только в течение интервала между импульсами переполнени обоих счетчиков, т.е. только в течение интервала собственно переноса информации в ВОУ, в течение которого импульсы эталонной частоты ге нератора k поступают в ВОУ через открытую схему и 21 или 22. Длительность открытого состо ни схемы И определ етс интервалом врем ни, равным ..- N., . Так как на информационные входы схем И 21 и 22 поступает частота f , то количество импульсов, которое поступит на ВОУ 10 через схему ИЛИ 2А, на втором э пе выражаетс как 5лр Знак полученного выражени зависит от значений N и N2 и определ етс схемой устройства 10 в зависимости от того, по какому из двух его входов, св занных с выходами схе И 21 и 22, поступает информаци . Факт прохождени импульсов переполнени обоих счетчиков17 и 18 фиксируетс открыванием схемы И 23 и поступлением на шину 25 одиночного импульса сброса. Число импульсов переноса, поступивших в ВОУ 10, определ етс как rNi.jTiTL.. где f. частоты следовани / импульсов датчиков 1 и При применении преобразовател 5 работающего в двоичнодес тичном коде , К выражаетс круглым дес тичным числом и полученное значение N-n..,. оказываетс численно равным искомому относительному значению разности скоростей, выраженному в относительных единицах или процентах. .Vt .либо Kj Ич Выход схемы ИЛИ 2б используетс дл сброса ВОУ. Последнее позвол ет сократить врем смены информации на табло внешнего отсчетного устройства . Включение в устройство блока выделени интервала переноса приводит к сокращению длительности счетчиков второго этапа измерени , так как частота генератора вь ие, а дл верхней границы диапазона измерени скоростей - существенно выше (при диапазоне измерени на верхней границе диапазона 0,1 fо ) Дол же интервала, св Ьзанного с заполнением счетчиков 17 и 18 до первого переполнени одного из них, в общей длительности второго этапа на верхней границе диапазона измерени особенно велика, так как значени чисел N и N обратно пропорциональны значен 1 м контролируемых скоростей и рказ 1ваютс при этом малыми по сравнению с емкостью NQ счетчиков 17 и 18. Использование частоты fo f. дл записи в указанные счетчики чисел дополнений N - N или NO-N в пассивный период времени, когда преобразование и перенос информации в отсчетнре устройство не производ тс . Позвол ет во всем диапазоне сохранить малую длительность второго этапа, имеющую место на нижней границе диапазона измерени , и тем самым повысить быстродействие измерител в целом. Формула изобретени Измеритель относительных значеий разности скоростей по авт.св. 667896, отличающийс ем, что, с целью повышени быстроействи , между выходом преобразоваел код-частота и входом трехвходо79 вой схемы И включен блок выделени интервала переноса, содержащий первую и вторую двухвходовые схемы ИЛИ, инвертор, первую и вторую двухвходовые схемы И, причем входы первой схемы ИЛИ соединены с единичными выходами триггеров блока сравнени и управлени переносом информации , а выходы подключены к входу сброса выходного отсчетного устройства , к первому входу второй схемы И и через инвертор - к первому входу первой схемы И, второй вход которой соединен с генератором эталонной 1 частоты, а выход - с первым входом второй схемы ИЛИ, второй вход которой подключен к выходу второй схемы И, при этом выход преобразовател код - частота соединен с вторым входом второй схемы И, а выход второй схемы ИЛИ подключен к входу трехвходовой схемы И. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР ff 667696, кл. G 01 Р 3/56, 1876 (прототип) .2. At the same time, the number N is recorded in converter 5, at the input of which the frequency f of oscillator 4 is fed, and the output frequency is defined as (f). I® coefficient of proportionality. At the second measurement stage, the pulses from the output of the OR circuit 27 of block 9 through the circuit 6 receive the inputs of counters 17 and 18, in addition to the numbers N and N2 recorded at the first stage. The overflow pulses of the counters 17 and 18 alternately place the flip-flops 19 and 20 into the state of the unit. During the time between the overflow pulses of the counters 17 and 18, one of the AND 21 or 22 schemes opens, depending on the sequence of overflow of the counters. In this case, the scheme of the transfer interval selection block 9 operates in such a way that before the appearance of the first overflow pulse of one of the counters 17 and 19 (both the trigger 19 and 20 are in the zero state), the AND 28 circuit is open, the AND 29 circuit is locked and the frequency of the generator A. is used as the filling frequency of the indicated counters. After overflowing one of the counters 17 and 18, the unit signal from the output of the OR circuit 26 switches the circuits AND 28 and 29 and the frequency fnp is fed to the output of the block through the OR circuit 27 fp. The frequency pulses p3fill counters 17 and 18 only during the interval between the overflow pulses of both counters, i.e. only during the interval of the actual transfer of information to HEU, during which the pulses of the generator reference frequency k enter the HEU through the open circuit and 21 or 22. The open state duration of the AND circuit is determined by the time interval equal to ..- N.,. Since the information inputs of the And 21 and 22 circuits receive the frequency f, the number of pulses that arrive at HEU 10 through the OR 2A circuit is expressed on the second hand as 5p. The sign of the expression obtained depends on the values of N and N2 and is determined by the circuit of the device 10 depending on which of its two inputs associated with the outputs of the circuit 21 and 22, information is received. The fact of the passage of the overflow pulses of both counters 17 and 18 is recorded by opening the circuit 23 and receiving a single reset pulse on the bus 25. The number of carry pulses arriving at HEU 10 is defined as rNi.jTiTL .. where f. the following frequencies / pulses of sensors 1 and When using a converter 5 operating in binary binary code, K is expressed by a round decimal number and the resulting value N-n ..,. turns out to be numerically equal to the desired relative value of the velocity difference, expressed in relative units or percentages. .Vt. Or Kj Ich The output of the OR circuit 2b is used to reset the HEU. The latter makes it possible to shorten the time for changing information on the display of an external reading device. The inclusion of a transfer interval in the allocation block device results in a reduction in the duration of the counters of the second measurement step, since the frequency of the oscillator is higher, and for the upper limit of the speed measurement range - significantly higher (with a measuring range at the upper limit of 0.1 fo) associated with filling the counters 17 and 18 before the first overflow of one of them, in the total duration of the second stage at the upper limit of the measurement range is especially great, since the values of the numbers N and N are inversely proportional to At the same time, 1 m of controlled speeds and speeds are small compared with the capacity of NQ counters 17 and 18. Using the frequency fo f. to write to the specified counters the number of add-ons N-N or NO-N in the passive period of time when the conversion and transfer of information in the sample device is not performed. It allows maintaining the short duration of the second stage in the whole range, which takes place at the lower boundary of the measuring range, and thereby increase the speed of the meter as a whole. The invention The measuring instrument of the relative values of the difference of the speeds according to the auth. 667896, characterized in that, in order to increase the speed, between the output a code-frequency transformed and the input of a three-input circuit AND a transfer interval allocation block containing the first and second two-input OR circuits, the first and second two-input circuits AND, the inputs of the first the OR circuits are connected to the unit outputs of the triggers of the comparison and transmission control unit, and the outputs are connected to the reset input of the output reading device, to the first input of the second circuit I, and through the inverter to the first input of the first c we And, the second input of which is connected to the generator of the reference 1 frequency, and the output to the first input of the second OR circuit, the second input of which is connected to the output of the second AND circuit, while the output of the code converter is the frequency connected to the second input of the second And circuit, and the output the second OR circuit is connected to the input of the three-input circuit I. Sources of information taken into account during the examination 1. USSR author's certificate ff 667696, cl. G 01 P 3/56, 1876 (prototype).
II
L L
-211-211
с««si be«Nwith "" si be "N
J-JJ j
99
1one
«Г"Y
ta-Jta-j
tt
-471-471
ЫS
I i II i i
u q v ОСu q v OS
«SJ"SJ