Claims (2)
Поставленна цель достигаетс тем, что в блок обработки информации введены сдвиговый регистр Промежуточное брутто элементы 2-2 И-2 ИЛИ и 2-2-2 И-3 ИЛИ и формирователь кода коррекции, причем выход сдвигового регистра Промежуточное брутто через первый вход первой схемы И элемента 2-2-2 Н-3 ИЛИ соединен с первым входом вычитател и через пер вый вход первой схемы И элемента 2-2 И-2 ИЛИ - со своим входом, выход сдвигового регистра Тара через пер вый вход второй схемы и элемента 2-2-2 И-3 ИЛИ соединен с первым входом вычитател , а выход сдвигового регистар Брутто соединен с вторым входом вычитателй, с первым входом второй схемы И элемента 2-2 И-2 ИЛИ и через первый вход схемы И с входом сдвигового регистра Тара, а вход сдвигового регистра Брутто соединен с выходом вычитател , парал лельные входы чеек регистра Брутто св заны с аналого-цифровым преобразователем , 3 их выходы - с блоком индикации и регистрации, при этом младшие декады всех сдвиговых регистров подключены к схеме контрол , выполненной в виде анализаторов запрещенных кодовых комбинаций, Кроме того, 8 устройстве формирователь кода коррекции выполнен в виде сдвигового регистра и схемы 2 и только 2, причем информационный вход сдвигового регистра подключен к выходу элемента задержки, управл ющий вход - к блоку управлени , выход к первому входу схемы 2 и только 2 второй и третий входы которой соеди нены с блоком управлени , а выход че рез один из входов третьей схемы И элемента 2-2-2 И-3 ИЛИ с первым входом вмчитател . На чертеже представлена структурна схема устройства. Устройст1ВО содержит грузоприемную платформу 1 с силоизмерительным датчиком 2, блок 3 управлений аналогоцифровой преобразователь i, блок 5 обработки информации,включающий сдви говые регистры 6 Брутто, Промежуточного брутто 7 Тара В, элемент 2-2 И-2. ИЛИ 9 и И 10, одноразр дный вычитатель 11 с элементом 12 задерж ки, элемент 2-2-2 И-3 ИЛИ 13, шины И и 15 разрешени записи и шину 16 раз решени вычислени значени тары и нетто. Устройство содержит также бло 17 индикации и регистрации, св занны с параллельными выходами регистра 6 и с блоком 3 управлени , который сое динен с блоком 5 шинами 18 разрешени передачи информации, разрешени вычи 9 74 лени суммы нетто 18 и управлени коррекцией 20, формирователь 21 кода коррекции, состо щий из сдвигового ре гистра 22 пам ти междекадных сигналов заема, схемы 23 2 и только 2, св занной с блоком 3 шинами синхроимпульсов , комбинационных сигналов схему 27 контрол , соединенную с первыми младшими декадами регистров 6,7 и 8, а также св занную шиной 28 разрешени контрол с блоком 3 управлени . Устройство работает следующим образом . После установки тары на грузоприемную платформу 1 с силоизмерительным датчиком 2 на блоке 3 управлени нажимаетс кнопка Тара {не показал на}. При этом блок 3 разрешает передачу информации в виде двоично-дес тичного кода от аналого-цифрового преобразовател в блок 5 обработки информации на параллельные входы сдвигового регистра 6 Брутто. Сдвиговые регистры 7 Промежуточного брутто и Тары 8 наход тс при этом в нулевом состо нии. Дальнейший процесс работы устройства обеспечиваетс подачей синхроимпульсов в цепи сдвига {цепи сдвига не показаны). В результате сдвига операнд из последовательного выхода регистра 7 через первый вход первой схемы И элемента 2-2-2 И-3 ИЛИ 13 подаетс на первый вход вычитател 11. Одновременно операнд из последовательного выхода регистра 6 подаетс на второй вход вычитател 11, а также через первые входы второй схемы И элемента 2-2 И-2 ИЛИ 9 элемента И 10 передаетс в регистры 7 и 8. При этом из блока 3 управлени на вторые входы схем И подаютс сигналы по шинам 1 и 15 разрешени записи и по шине 16 разрешени вычислени значени тары и нетто. На вычислителе 11, включающем цепь переноса с элементом 12 задержки, выполн етс процесс вычитани из операнда регистра 6 {значение массы тарьс) операнд регистра 7 в данном случае нули). Результат с выхода разности вычитател 11 заноситс в регистр 6, а затем подаетс на блок 17 индикации и регистрации. При повторном цикле вычислени дл перезаписи информации в регистре 7 на второй вход первой схемы И элемента 2-2 И-2 ИЛИ 9 по шине 18 разрешени 59 перезаписи информации подаетс сигнал В этом случае при изменении значени операнда в регистре 6, поступающего от аналого-цифрового преобразовател , в блоке 17 индикации и регистрации получаем переменную (текущую) разность . При нажатии на блоке 3 кнопки Печать (не показана) информаци из реII гистра 6 переписываетс в регистр 7у а результат вычитани (значение массы тары через регистр 6 выводитс в блок 17 на регистрацию. При этом на врем регистрации поступление информации от аналого-цифрового преобразовател k блокируетс блоком 3- В дальнейшем процесс вычитани повтор етс циклически. Значение массы тары хранитс в регистре 8 до определени суммарной массы нетто взвешенных компонентов . Дл определени значени массы нетто компонента его загружают в тару . При этом цикл вычислени повтор етс аналогично описанному выше и на блоке 17 индицируетс значение массы нетто взвешиваемого ксжпонента . При нажатии на блоке 3 кнопки Печать это значение регистрируетс . Таким образом, если в регистр 7 будут нули или значение массы тары, или значение промежуточного (предыдущего ) брутто, а в регистре 6 значение массы та0ы или последующие зна-jj чени массы брутто, то получаем соответственно значение массы тары или значение массы нетто отдельных компонентов . Дл определени значени суммарно массы нетто всех загруженных а тару компонентов на блоке 3 нажимаетс кнопка Сумма нетто. При этом по шине 19 разрешени вычислени суммы нетто подготавливаетс втора схема И элемента 2-2-2 И-3 ИЛИ и иЗ операнда регистра 6 вычитаетс значение массы тары регистра 8. Полученное значение суммарной массы нетто индицируетс . При нажатии кнопки Печать 5то значение регистрируетс . Процесс вычислени выполн етс за два цикла. В первом цикле коды дес тичных цифр вычитаютс как двоичные числа. Во втором цикле полученное число корректируетс . Процесс коррекции осуществл етс по сигналу в шине 20 управлени коррекцией при помощи формировател 21 7 кода коррекции, бключающего регистр 22 пам ти междекадных сигналов переноса и схему 23 2 и только 2. В процессе первого цикла вычислени при на выходе элемента 12 задержки могут по вл тьс сигналы переноса (заема. Каждый междекадный сигнал переноса записываетс по информационному входу в регистр 22 пам ти синхроимпульсами ,поступающими на управл ющий вход по шине 2 синхроимпульсов. В процессе второго цикла вычислени при наличии на первом входе схемы 23 сигнала переноса, а на ее втором и третьем входах сигналов 00,01, 10,11 поступающих циклически по шинам 25 и 26 кокйинационных сигналов, на выходе схемы получаем последовательный код коррекции (т.е. код ОНО - при использовании двоично-дес тичного кода 8Й21). Формируемый код коррекции через подготовленную шиной 20 третью схему И элемента 2-2-2 И-3 ИЛИ 13 поступают на первый вход вычитател 11 и вычитаетс из тех декад полученной разности первого цикла в регистре 6, в которые поступали сигналы переноса. Скорректированное число в двоично-дес тичном коде через регистр 6 подаетс в блок 17 индикации и регистрации. При этом сигналы переноса в ретгистре 22 сдвигаютс как и при их записи синхроимпульсами,поступающими по шине 24. В процессе вычислени информационные сигналы от первых младших декад действующих регистров подаютс на схему 27 KOHtponn, котора управл етс сигнапами по шине 28 разрешени контрол .Если в какой-либо декаде по вл етс запрещенна кодова ком-бинаци , схема 27 выдает сигнал Ошибка. Предлагаемое устройство предназначено дл работы в системе обработки информации многокомпонентного порционного дозировани материала, например ,в электросталеплавильных цехах металлургического производства дл повышени качества шихтовки плавок. Формула изобретени 1. Дискретное весоизмерительное устройство, содержащее грузоприемную платформу с силоизмериТельным датчи793The goal is achieved by the introduction of a shift register into the information processing unit Gross intermediate elements 2-2 I-2 OR and 2-2-2 I-3 OR and the correction code generator, with the output of the shift register Gross intermediate through the first input of the first AND circuit element 2-2-2 H-3 OR is connected to the first input of the subtractor and through the first input of the first circuit AND element 2-2 I-2 OR - with its input, the output of the Tara shift register through the first input of the second circuit and element 2- 2-2 И-3 OR is connected to the first input of the subtractor, and the output of the shift register is rutto is connected to the second input of the subtractors, to the first input of the second circuit AND element 2-2 AND-2 OR and through the first input of the circuit AND to the input of the Tara shift register, and the input of the shift register Gross is connected to the output of the subtractor, the parallel inputs of the register cells Brutto s are equipped with an analog-to-digital converter, their 3 outputs are with a display and registration unit, with the lower decades of all shift registers connected to a control circuit made in the form of analyzers of forbidden code combinations, In addition, 8 The orders are in the form of a shift register and circuit 2 and only 2, with the information input of the shift register connected to the output of the delay element, the control input to the control unit, the output to the first input of circuit 2 and only 2 the second and third inputs of which are connected to the unit control, and the output through one of the inputs of the third circuit AND element 2-2-2 AND-3 OR with the first input of the reader. The drawing shows a block diagram of the device. The device contains a load-receiving platform 1 with a load-measuring sensor 2, a control unit 3, an analog-digital converter i, an information processing unit 5, which includes shift registers 6 Gross, Intermediate gross 7 Tare B, element 2-2 I-2. OR 9 and AND 10, a one-bit subtractor 11 with a delay element 12, element 2-2-2, AND-3, OR 13, an AND and 15 write resolution bus and a bus 16 times to solve the tare and net value calculation. The device also contains an indication and registration unit 17 associated with parallel outputs of the register 6 and with the control unit 3, which is connected to the unit 5 by the information transmission resolution buses 18, the resolution for calculating the net sum 18 74 and the correction control 20, the code generator 21 correction, consisting of a shift register of 22 interdecade loan memory, circuit 23 2 and only 2, associated with block 3 by clock buses, combinational signals, control circuit 27 connected to the first low decades of registers 6.7 and 8, and related authorization control bus 28 from the control unit 3. The device works as follows. After installation of the container on the load-receiving platform 1 with the load-measuring sensor 2 on the control unit 3, the button Tara {not shown to} is pressed. In this case, unit 3 permits the transfer of information in the form of a binary-decimal code from the analog-digital converter to the information processing unit 5 to the parallel inputs of the shift register 6 Gross. The shift registers 7 Intermediate Gross and Tare 8 are in the zero state. The further process of operation of the device is ensured by the supply of clock pulses in the shift circuit (shift circuit not shown). As a result of the shift, the operand from the serial output of register 7 through the first input of the first circuit AND element 2-2-2 I-3 OR 13 is fed to the first input of the subtractor 11. At the same time, the operand from the serial output of the register 6 is fed to the second input of the subtractor 11, as well as the first inputs of the second circuit AND element 2-2 AND-2 OR 9 of element 10 and 10 are transferred to registers 7 and 8. Signals from control unit 3 to the second inputs of AND circuits are sent via write bus 1 and 15 and calculation bus 16 tare and net value. On the calculator 11, including the transfer chain with the delay element 12, the process of subtracting from the operand of register 6 (tars value) operand of register 7 (in this case, zeros) is performed. The result from the difference output of the subtractor 11 is entered into the register 6, and then fed to the display and registration unit 17. When the computation cycle is repeated to overwrite the information in register 7, a signal is sent to the second input of the first circuit AND I-2 OR 9 element 2-2 9. In this case, when the operand value in register 6 changes from analog-to-digital Converter, in block 17 of the display and registration, we obtain the variable (current) difference. When the Print button (not shown) is pressed on block 3, the information from the reGister 6 is copied to register 7y and the result of the subtraction (the value of tare weight through register 6 is output to block 17 for registration. At the time of registration, the information from the analog-to-digital converter k blocked by block 3- Further, the subtraction process is repeated cyclically. The tare weight value is stored in register 8 until the total net mass of the weighted components is determined. To determine the net mass value of the component, it is loaded into the tare. and the calculation cycle is repeated as described above and the net weight of the weighted component is displayed on block 17. When the Print button is pressed on block 3, this value is recorded. Thus, if in register 7 there are zeroes or the tare value or the intermediate (previous ) gross, and in register 6 is the value of the mass of ta0y or the subsequent values of the gross mass, then we obtain, respectively, the value of the tare mass or the net mass of the individual components. To determine the total net mass value of all the components loaded on the container on block 3, the Net amount button is pressed. In this case, the second scheme of AND 2-2-2 AND-3 OR and H3 of the operand register 6 is subtracted from the net amount resolution resolution bus 19 and the value of the tare weight of the register 8 is subtracted. The resulting value of the total net weight is displayed. When you click Print 5, the value is recorded. The calculation process is performed in two cycles. In the first cycle, decimal digit codes are subtracted as binary numbers. In the second cycle, the resulting number is corrected. The correction process is carried out by the signal in the correction control bus 20 using the correction code generator 7 7 that includes the inter-decade transfer memory register 22 and the circuit 23 2 and only 2. During the first calculation cycle, at the output of the delay element 12 transfer signals (loan. Each inter-decade transfer signal is recorded on the information input to memory register 22 by clock pulses supplied to the control input through the bus 2 clock clock. During the second calculation cycle, if there is a Om input of the transfer signal circuit 23, and at its second and third inputs of the signals 00.01, 10.11 are received cyclically through cocking signals buses 25 and 26, at the output of the circuit we get the serial correction code (i.e., the ITO code - when using binary - the local code 8Y21). The generated correction code through the third scheme prepared by bus 20 and element 2-2-2 I-3 OR 13 is received at the first input of the subtractor 11 and subtracted from those decades of the obtained difference of the first cycle in register 6, into which transfer signals. The adjusted number in the binary-decimal code through the register 6 is fed to the display and registration unit 17. In this case, the transfer signals in the re-register 22 are shifted as in the case of their recording by the clock pulses arriving on the bus 24. During the calculation, the information signals from the first lower decades of the current registers are fed to the KOHtponn circuit 27, which is controlled by the control-resolution bus 28. - For a decade, a forbidden code combination appears, circuit 27 issues an Error signal. The proposed device is designed to work in the information processing system of a multicomponent batch dosing of material, for example, in electric steel-smelting shops of metallurgical production in order to improve the quality of melt batching. Claims 1. Discrete weighing device containing a weighing platform with a force measuring sensor 793
ком, соединенным с аналого-цифровым преобразователем, выходы которого св заны с блоком обработки информации , включающим в себ сдвиговые регистры Брутто и Тара, вычитатель с элементом задержки, схему коррекции и элемент И и подключенным к блоку управлени , соединенному с блоком индикации и регистрации, с аналого-цифровым преобразователем и . схемой контрол , отличающеес тем, что, с целью обеспечени суммировани результатов р да последовательных . взвешиваний и повышени точности, а блок обработки информации введены сдвиговый регистр Промежуточное брутто, элементы 2-2 И-2 ИЛИ и 2-2-2 И-3 ИЛИ и формирователь кода коррекции, причем выход сдвигового регистра Промежуточнее брутто через первый вход первой схемы И элемента 2-2-2 И-3 ИЛИ соединен с первым входом вычитател и через первый вход первой схемы И элемента 2-2 И-2 ИЛИ с своим входом , выход сдвигового регистра Тараa combo connected to an analog-to-digital converter, the outputs of which are connected to an information processing unit including Gross and Tara shift registers, a subtractor with a delay element, a correction circuit and an And element and connected to a control unit connected to a display and recording unit, with analog-to-digital converter and. A control circuit, characterized in that, in order to ensure the summation of results, a series of consecutive ones. weighing and improving accuracy, and the information processing unit introduced a shift register Intermediate gross, elements 2-2 И-2 OR and 2-2-2 И-3 OR and a correction code generator, with the output of the shift register Intermediate gross through the first input of the first circuit AND element 2-2-2 I-3 OR is connected to the first input of the subtractor and through the first input of the first circuit AND element 2-2 I-2 OR to its input, the output of the shift register Tara
через первый вход второй схемы И элемента 2-2-2 И-3 ИЛИ соединен с первым входом вычитател , а выход сдвигового регистра Брутто соедине с вторым входом вычитател , с первым входом второй схемы И элемента 2-2 И-2 ИЛИ и через первый вход схе8through the first input of the second circuit AND element 2-2-2 AND-3 OR is connected to the first input of the subtractor, and the output of the gross shift register is connected to the second input of the subtractor, with the first input of the second circuit AND element 2-2 of the I-2 OR and through the first circuit input8
мы И с входом сдвигового регистра Тара, а вход сдвигового регистра Брутто соелинен с выходом вычитатл , параллельные входы чеек регистра Брутто св заны с аналого-цифровым преобразователем, а их выходы с блоком индикации и регистра ции , при этом младшие декады всех сдвиговых регистров подключены к схеме контрол , котора выполнена в виде анализатора запрещенных кодовых комбинаций.we are both with the input of the Tara shift register, and the input of the gross register is connected with the output of the read register, the parallel inputs of the gross register cells are connected to the analog-digital converter, and their outputs with the display and recording unit, with the lower decades of all the shift registers connected to control circuit, which is made in the form of an analyzer of forbidden code combinations.
2. Устройство по п.1, о т л и чающеес тем, что формирователь кода коррекции выполнен в виде сдвигового регистра и схемы 2 и только 2, причем информационный вход сдвигового регистра подключен к выходу элемента задержки, управ л ющий вход - k блоку управлени , выход - к первому входу схемы 2 и только 2, второй и третий входы которой соединены с блоком упралени а выход через один из входов третьей схемы И элемента 2-2-2 И-3 ИЛИ с первым входом вычитател .2. The device according to claim 1, that is, that the shaper of the correction code is made in the form of a shift register and circuit 2 and only 2, and the information input of the shift register is connected to the output of the delay element, the control input - k to the control unit , the output is to the first input of circuit 2 and only 2, the second and third inputs of which are connected to the control unit and the output through one of the inputs of the third circuit AND element 2-2-2 AND-3 OR to the first input of the subtractor.
Источники информации, прин тые во внимание при экспертизеSources of information taken into account in the examination
1.Авторское свидетельство СССР № 250486, кл, G 01 G 19/3, 19б7,1. USSR author's certificate No. 250486, class, G 01 G 19/3, 19b7,
2.Авторское свидетельство СССР N° 532770, кл. G 01 G 23/36, 1975. (прототип).2. USSR author's certificate N ° 532770, cl. G 01 G 23/36, 1975. (prototype).