SU930678A2 - Многофункциональный логический модуль - Google Patents

Description

(5) МНОГОФУНКЦИОНАЛЬНЫЙ ЛОГИЧЕСКИЙ МОДУЛЬ

I

Изобретение )тноситс  к вычислит тельной технике и предназначено дл  выполнени  различных логических функ-, ций двух переменных, а также дл  выполнени  операции арифметического сложени  комбинаций пр мых и инверсных значений двух переменных.

Известно устройство, выполненное на элементах И-ИЛИ-Н€, осуществл ющее операцию арифметического сложени  . ,

Недостатком известного устройства  вл етс  то, что в нем осуществл етс  операци  арифметического сложени  только пр мых значений двух переменных.

По основному авт.св. К 686lt6 известен многофункциональный логический элемент на МОП-транзисторах, содержащий три элемента равнозначности , в каждом из которых между шинами питани  включен последовательно нагрузочный транзистор и

параллельные ветви из последователь

но. включенных переключател  и второго нагрузочного транзистора, в каждой ветви затвор переключающего транзистора подключен к истоку переключающего транзистора другой ветви , и один элемент И, образованный последовательно включенными между шинами питани  нагрузочным транзистором и двум  переключающими транзисторами , причем в первом и во втором элементе равнозначности один вход подключен к соответствующей информационной шине, а второй - к соответствующей управл ющей шине, выходы этих элементов через элемент И подключены к входу третьего элемента равнозначности,другой вход которого подключен к третьей управл ющей шине 2.1.

Claims (2)

1. Недостатком этого устройства  вл етс  то, что оно реализует только .логические функции двух переменных и не реализует операцию арифметичес3 9 кого сложени  комбинаций пр мых и инверсных значений двух переменных. Цель изобретени  - расширение функциональных возможностей устройства путем реализации операции ариф метического сложени  комбинаций пр  мых и инверсных значений двух переменных . Дл  достижени  поставленной цели в многофункциональный логический эл мент на МОП-транзисторах, содержащий три элемента равнозначности, в каждом из которых между шинами питани  включен последовательно нагрузочный транзистор и две параллельные ветви из последовательно включе ных переключающего и второго нагрузочного транзисторов, в каждой ветви затвор переключающего транзистора подключен к истоку переключающего транзистора другой ветви, и один элемент И, образованный последовательно включенными между шинами питани  нагрузочным транзистором и двум  переключающими транзисторами, причем в первом и во бтором элементе равнозначности один вход подключен к соответствующей информационной шине, а второй - к соответствующей управл ющей шине, выходы эти элементов через элемент И подключен к входу третьего элемента равнознач ности, другой вход которого подключен к третьей управл ющей шине, дополнительно введены два элемента ра нозначности и один элемент И, при этом один вход первого дополнительного элемента равнозначности подключен к информационному входу первого элемента равнозначности модул  другой вход - к шине сигнала переноса , а его выход - к входу дополнительного элемента, второй вход ко торого подключен к выходу второго элемента равнозначности модул , а выход - к входу второго дополнитель ного элемента равнозначности, у которого второй вход подключен к дополнительной шмне управл ющего си|- нала, а выход  вл етс  вторым дополнительным выходом модул . На чертеже представлена принципиальна  электрическа  схема устройства . Многофункциональный логический м дуль содержит п ть элементов 1-5 ра нозначности между шинами 6 и 7 пита ни  которых последовательно включены нагрузочный транзистор 8 и две параллельные ветви из последовательно включенных переключающего и второго нагрузочного транзисторов (соответстве нно 9-10 дл  одной ветви и 11-12 дл  другой). Затвор переключающего транзистора 9 подключен к истоку переключающего транзистора 11, а затвор транзистора 11 - к истоку транзистора 9. Каждый из двух элементов 13 и 1, образован последовательно включенными между шинами питани  нагрузочным транзистором 15 и двум  переключающими транзисторами 16 и 17. При этом один вход элемента 1 подключен к информационной шине 18, а второй - к управл ющей шине 19, соответственно, один из входов элемента 2 подключен к второй информационной шине 20, а второй - к второй управл ющей шине 21, выходы элементов 1 и 2 подключены к соответствующим входам элемента 13, выход которого подключен к одному из входов элемента 3. Второй вход элемента 3 подключен к третьей управл ющей шине 22, а выход элемента 3  вл етс  первым выходом модул  23. ,0дин из входов дополнительного элемен та равнозначности подключен к шине 18,а второй - к шине 24 сигнала переноса . Выходы элементов 2 и Ц подключены к соответствующим входам дополнительного элемента И 14, выход которого подключен к одному из входов дополнительного элемента 5 равнозначности , второй вход которого подключен к четвертой управл ющей шине 25, а выход  вл етс  вторым дополнительным выходом модул  26. Устройство работает следую1чим образом. На управл ющие шины 19, 21, 22 и 25 поступают, соответственно,управл ющие сигналы H;j- Н, одновременно на шины 18 и 20, поступают информационные сигналы в виде двоичных кодов переменных А и D. При реализации операции арифметического сложени  комбинаций пр мых и инверсных значений Переменных А и В на шину 2Ц поступает сигнал переноса Р из предыдущего разр да. На выходе 23 формируетс  сигнал , S - результат выполнени  логической или арифметической операции, а на выходе 2б формируетс  сигнал переноса в старший разр д G. Реализуема  модулем операци  зависит от комбинации сигналов Ид В таблице представлены значени  сиг налов И 2 дл  реализации модулем логических операций переменных А и В и операций арифметического сложени  комбинаций пр мых, и инверсных значений этих переменных. « При реализации модулем логических операций значение управл ющего сигнала И4 может быть произвольным. Формула изобретени  Многрфункциональный логический модуль по авт.св. К 6861(б, о т л и84Таким образом, многофункциональный логический модуль, кроме 16 логических операций, реализует также арифметические операции сложени  комбинаций приемных и инверсных значений двух переменных, что расшир ет функциональные возможности ycT-i ройства и позвол ет использовать его не только Лри построении логических узлов ЭВМ, но и при построении арифметических и арифметико-логических узлов цифровых ЭВМ. ч а ю щи и-с   тем, что, с целью расширени  функциональных возможностей путем реализации операции арифметического сложени  комбинаЦии пр мых и инверсных значений двух , переменных, в него дополнительно введены два элемента равнозначности и один элемент И, при этом один вход первого дополнительного элемента равнозначности подключен к информационному входу первого элемента рав .нозначности модул , другой вход - к шине сигнала переноса, а его выход к входу дополнительного элемента И, второй вход которого подключен к выходу второго з лемента равнозначности модул , а выход - к входу второго дополнительного элемента равнозначности , у которого второй вход подключён к дополнительной шине управл ющего сигнала, а выход  вл етсл вторым дополнительным выходом модул .

   Источники информации, прин тые во внимание при экспертизе

   1,Букреев И. Н. и др. Микроэлектронные схемы цифровых устройств. М., Советское радио, 1975, с.325, рис. 82.
2. 2.Авторское свидетельство СССР ff 686146, кл. Н 03 К 19/00, 1977.