Изобретение относитс к информаIционно-измерительным и управл ющим системам. По основному авт. св. V 8095 9 из вестен преобразователь, содержащий цепной делитель тока, переключатели тока, блок управлени , управл емы генераторы тока, генератор эталон-.. ного тока, аналоговые запоминающие элементы, регистр сдвига, первую группу элементов ИЛИ, дополнительный анаологовый запоминающий элемент, оп рационный усилитель с дифференциальным входом, вторую группу элементов ИЛИ, элементы ЗАПРЕТ и элементы И, при этом выходы управл емых генерато ров тока и генератора эталонного тока соединены с информационными вхо дами переключателей тока, первые выходы которых соединены с входами цеп него делител тока, а вторые - с общей шиной, входы управл емых генераторов тока соединены с выходами аналоговых запоминающих устройств, выходы каждого предыдущего из второй группы элементов ИЛИ соединены с первым входом последующего, а у первого из них входы объединены, выходы всех элементов ИЛИ первой группы и одного элемента И соединены с управл ющими входами переключателей тока, первые входы элементов ИЛИ первой группы соединены с выходами преобразуемого кода блока управлени , вторые входы - с выходами элементов И, а третьи - с выходами элементов ЗАПРЕТ и управл кицими входами aHojIoговых запоминающих элементов, информационные входы аналоговых запоминающих элементов соединены с выходом операционного усилител с дифференциальным входом, неинвертирующий вход которого соединен с выходом цепного делител тока, а инвертирующий -с выходом дополнительного запоминающего элемента, выход синхрон-импуль-. сов блока управлени соединен с пер- выми входами элементов И и ЗАПРЕТ, 3 управл ющим входом дополнительного аналогового запоминающего элемента и входом синхронизации регистра сдв га, информационнуй вход регистра со динен с выходом г;лока управлени , а выходы - с вторыми входами элементо ЗАПРЁТ и вторыми входами элементов ИЛИ второй группы, выходы которых соединены с вторыми входами элементов И 1. Недостатком известного устройства вл ютс ограниченные Лункционал ные возможности, в св зи с невозмож ностью автоматической перестройки на преобразование двоично-дес тичных кодов, как например 8- 4-2-1, -2-2-1 . Цель изобретени - расширение фун циональных возможностей. Поставленна цель достигаетс тем что в цифроаналоговый преобразова- тель с автоматической коррекцией не линейности по авт. св. № вве дены три дополнительных переключате л , и по два элемента ИЛИ-НЕ, четыре дополнительных элемента И и элемент НЕ в каждую тетраду, причем выход первого переключател соединен с первым входом первого дополнительного эпемента И, второй вход которо го подключен к вхрду элемента НЕ и к первому входу элемента ИЛИ, соответствующему четвертому разр ду тетрады , выход первого дополнительного элемента И соединен с первыми входами дополнительных элементов ИЛИ-НЕ выход второго переключател подключен к первому входу второго дополнительного элемента И, выход которого соединен с вторыми входами дополнительных элементов ИЛИ-НЕ, выход третьего переключател подключен к первым входам третьего и четвертбго дополнительных элементов И, выходы которых соединены соответственно с третьим и четвертым входами второго дополнительного элемента ИЛИ-НЕ, выход элемента НЕ подключен к вторым входам второго, третьего и четвертого дополнительных элементов И, третьи входы второго и третьего дополнительных элементов И соединены с выходом элемента ИЛИ, соответствующего четвертому разр ду тетрады, третий вход четвертого дополнительного элемента И подключен к выходу элемента ИЛИ, соответствующего третьему разр ду тетрады, вы1 ходы первого и второго дополнительных элементов ИЛИ-НЕ соединены соответственно с третьими входами элементов И, соответствующих третьему и второму разр дам тетрады, первые входы переключателей подключены к шине логической единицы, а вторые , входы переключателей - к шине логического нул . Принцип работы предлагаемого преобразовател заключаетс в том, что в зависимости от вида преобразуемого позиционного двоично-дес тичного кода происходит выравнивание весовых коэффициентов каждого i-ro разр да, 1начина с младшего, и сумм весовых коэффициентов, определенных из числа i-t младших по отношению к корректируемому в данным момент разр дов и эталонного. На чертеже приведена схема предлагаемого устройства. Подробно раскрыта схема одной тетрады , схемы остальных тетрад эквивалентны . Преобразователь солеожит цепной делитель Ьтока, переключатели 2 тока , блок 3 управлени , управл емые генераторы А тока, генератор 5 эталонного тока, аналоговые запоминающие элементы 6, регистр 7 сдвига, первую группу 8 элементов ИЛИ, дополнительный аналоговый запоминающий элемент 9, операционный усилитель 10 с дифференциальным входом, вторую группу 11 элементов ИЛИ,элементы ЗАПРЕТ 12 и элементы 13 по числу разр дов: по четыре дополнительных элемента И 1, по два элемента ИЛИ-НЕ 15 и по элементу НЕ 16 на каждую группу из четырех смежных разр дов (тетраду) преобразуемого кода, переключатели 1 выбора вида преобразуемого кода. Выходы управл емых генераторов 4 тока и генератора 5 эталонного тока соединены с информационнь1ми входами переключателей 2 тока, первые выходы которых соединены с входами цепного делител 1 тока , а вторые - с общей шиной. Входы управл емых генераторов тока соединены с выходами аналоговых запоминающих устройств 6. Выходы каждого предыдущего из второй группы 11 элементов ИЛИ соединены с пепвым входом последующего,а у первого из них входы объединены. Выходы всех элементов или первой группы 8 и одного элемента И 13 соединенн с управл ющи ми входами переключателей 2 тока. Первые входы элементов ИЛИ первой группы 8соединены с выходами преобразуемого кода блока 3 управлени , вторые входы - с выходами элементов И 13, а третьи - с выходами элементов ЗАПРЕТ 12 и управл ющими входами аналоговых запоминающих элементов 6. Информационные входы аналоговых запоминающих элементов 6 соединены с выходом операционного усилите л 10 с дифференциальным входом, неинвертирую«1ий вход которого соединен с выходом цепного делител 1 тока ,а инвертирующий - с выходом дополнительного запоминающего элемен та 9. Выход синхрон-имульсов блока 3 управлени соединен с первыми входами элементов И 13 и ЗАПРЕТ 12, уп-равл ющим входом дополнительного ана логового запоминающего элемента Э, и входом синхронизации регистра 7 сдвига. Информационный вход регистра 7 сдвига соединен с выходом блока 3 управлени , а выходы - с вторыми входами элементов ЗАПРЕТ 12 и вторыми входами элементов ИЛИ второй группы 11, выходы которых соединены с вторыми входами элементов И 1 В каждой тетраде выход первого элемента ИЛИ-НЕ15 соединен с третьим входом элемента И 13, соответствущего третьим разр дам тетрады. Выход . второго элемента ИЛИ-НЕ 15 соединен с третьим входом элемента И 13, соответствующего вторым разр дам тет рады. Первые входы элементов ИЛИ-НЕ 15 соединены с выходом первого flo полнительного элемента И 1, первый вход которого соединен с выходом пер вого переключател 17. Вторые входы элементов ИЛИ-НЕ 15 соединены с выходом второго дополнительного элемен та И I, первый вход которого соединен с выходом второго переключател 17. Третий вход второго элемента ИЛИiHE 15 Соединен с выходом третьего дополнительного элемента И It,первый вход которого соединен с выходом третьего переключател 17.Четвертый вход второго элемента ИЛИ-НЕ 15 соединен с выходом четвертого дополнительного элемента И 14, первый вход которого соединен с выходом третьего переключател 17. Второй вход первого до9 16 полнительного элемента И 1А и вход элемента НЕ 16 соединены с выходом элемента ИЛИ 11 второй группы, соответствующего первому разр ду старшей по отношению к описываемой тетрады , а вторые входы остальных трех дополнительных элементов И Ik соединены с выходом элемента НЕ 16. Третьи входы второго и третьего элементов И 1 соединены с выходом элемента ИЛИ 11, соответствующего четвертому разр ду тетрады. Третий вход четвертого элементаИ соеди-, ней с выходом элемента ИЛИ 11, соответствующего третьему разр ду тетрады. Первые входы переключателей . 17 подключены к шине логической единицы , а вторые входы переключателей 17 - к шине логического нул . i Устройство работает следующим образом . Положение переключателей 17, при котором на всех их выходах.сигнал логического нул соответствует ре киму преобразовани двоичных позиционНЫХ кодов.Положение,при котором на выходе первого переключател 17 сигнал логической единицы, а на остальных выходах переключателей логический нуль, соответствует режиму преобразовани двоично-дес тичных кодов вида . Положение , при котором на выходе второго переключател 17 - сигнал логической единицы, а на остальных выходах переключателей - логический нуль, соответствует режиму преобразовани двоично-дес тичных кодов вида 2-i|-2-1. Пoлoжe :иe. ,, при котором на выходе третьего переключател 17 сигнал логической единицы, а на остальных выходах переключателей - логический нуль, соответствует режиму преобразовани двоично-дес тичннх кодов вида «-2-2-1. При преобразовании позиционжлх двоичных кодов в режимах Коррекци и Преобразование сигналы на выходах всех дополнительных элементов И Н соответствуют логическому нулю, а сигналы на выходах элементов ИЛИ-НЕ 15 - логической единице. В режиме Коррекци блок управени прекращает выдачу преобраазуемых кодов, и на соответствуюих выходах устанавливаютс напр ени , соответствующие логическоу нулю. Одновременно на выходе устройства управлени , соединенном с . 7 информационным входом регистра сдви га, по вл етс импульс, устанавливающий младший разр д регистра сдв га в единичное состо ние. Цикл коррекции занимает N тактов (N-разр дность ЦАП). В каждом такте единица , записанна в регистр сдвига сдвигаетс на один разр д в сторону старших разр дов, 8 первом такте коррекции, пока существует синхрон-импульс, сигналы , соответствующие логической единице , присутствуют на выходах последнего элемента ИЛИ второй группы 11 и первого элемента И 13. При этом ток генератора 5 эталонного то ка подаетс на вход делител 1 тока и разрешаетс запись напр жени в дополиительный аналоговый запоминающий элемент 9. На входе элемента 9 устанааливаетс напр жение - ) . где 10 - ток генератора 5 эталонного тока; K(j - коэффициент передачи тока генератора 5 эталонного тока на выход делител 1 , имечзщий размерность со ротивлени ; К- К+-- кг эЛфициент усилени опе ционного усилител 10 по инвертирующему и неинвер тирующему входам соответ ственно; е - ЭДС смещени операиионно го усилител 10. После окончани синхрон-имульса генератор посто нного тока отклюмаетс от входа цепного делител 1 то ка. Сигналы J соответствуюи|ие логической единице, возникают на входах элемента ЗАПРЕТ 12 и элемента ИЛИ первой группы 8 соответствующих младшему разр ду ЦАП, и нз управл ющем входе аналогового запоминающег элемента 6, соединенного с управл е мым генератором тока этого разр да . На аналоговом запоминающем элеме те 6 младшего разр да устанавлива етс напр жение, своп щеё к нулю разбаланс напр жений на входах опе рационного усилител 10. При этом ,ij 18 где коэффициент передачи тока младшего разр да на выход цепного делител 1. Таким образом, напр жение, создаваемое на выходе ЦАП генератором 4 тока младшего разр да, становитс равным напр жению, создаваемому генератором 5 эталонного тока. С приходом очередного синхрон-импульса с блока управлени единичный сигнал возникает на выходе второго разр да регистра 7 сдвига. Единичный сигнал возникает на выходах двух последних элементов ИЛИ второй группы 11, двух первых схем И 13, таким образом , переключатели тока младшего разр да и эталонного тока обеспечивают передачу этих токов на вход цепного делител 1. Разрешаетс запись в дополнительный аналоговый запоминающий элемент 9, и на нем устанавливаетс напр жение . После окончани синхрон-импульса устанавливаетс уровень, соответствующий логической единице на втором элементе ЗАПРЕТ 12 и втором элементе ИЛИ первой группы 8, соответствующих второму разр ду. Ток второго управл емого генератора 4 тока подаетс на вход цепного делител тока , а генератор 5 эталонного тока и управл емый генератор 4 тока младшего разр да отключаютс переключател ми 2 тока от цепного делител 1 тока . Разрешаетс запись в аналоговый запоминающий элемент 6 второго разр да и устанавливаетс сигнал управлени генератором k тока такой, что где коэффициент передачи тока второго разр да на выход цепного делител 1. Аналогичным образом в каждом очередном J-M такте коррекции во врем существовани синхрон-импульса в дополнительном аналоговом запоминающем элементе 9 запоминаетс напр жение , равное (с точностью до ЭДС смещени операционного усилител 10 и идентичности его коэффициентов передачи по разным входам) сумме весовых коэффициентов всех младших i-1 разр дов и эталонного, а после окончани синхрон-импульса па аналоговом запоминающем элементе 6 i-ro разр да устанавливаетс такое напр жение , что весовой коэффициент этог разр да равен iп« з ц Э.К.--РХК.. При этом ошибки, вызванные ЭДС смещени и неидентичностью коэффици ентов передами по разным входам опе рационного усилител 10, в каждом такте компенсируютс . После N тактов коррекции токи во всех разр дах устанавливаютс такими , что весовые коэффициенты всех разр дов пропорциональны целой степ ни двух независимо от параметров о дельных элементов, Устройство 3 управлени автоматически переходит в режим Преобразование. При этом на входы преобразуемых кодов устройства 3 управлени поступают коды, подлежащие декодированию. Через элементы ИЛИ первой группы 8 эти коды поступают на управл ющие входы переключателей 2 тока. Нап--р иение на выходе цепного делител 1 при этом пропорционально числу, представленному входным позиционным двоичным кодом U. ..«. С-А,-1 ему О о г- -i гдео1 0,Ц - значение 1-го разр да преобразуемого кода . Значит, обеспечиваетс линейность преобразовани независимо от конкретных характеристик (в частнос ти, их точности изготовлени )генера торов тока, токовых ключей 2 и дискретного делител тока. При преобразовании двоично-дес т ных кодов вида а режиме Ко рекци весовые коэффициенты разр дов первой тетрады подбираютс про порциональными 2, 5 If но при подборе веса младшего разр да следу ющей тетрады с приходом соответств ющего синхрон-импульса возникает си нал логической единицы, на выходе элемента ИЛИ 11, который св зан с вторым входом первого дополнительного элемента И I. В этом режиме на первом входе первого дополнитель ного элемента И k подаетс сигнал логической единицы с выхода первого переключател 17 и, следовательНО на его выходе сигнал также соответствует логической единице, а на выходах элементов ИЛИ-НЕ 15 по вл етс сигнал логического нул . При этом генераторы тока второго и третьего разр да первбй тетрады отключаютс от цепного делител 1 тока, а на входе элемента 9 устанавливаетс напр жение 4|.)|т- Роо Зо« о в ))|r 3. Эд токи генераторов тока первого и четвертого 1 разр дов первой тетрады; К, К коэффициенты передачи этих токов на выход цепного делител 1 тока . После окончани синхрон-импульса генератор 5 эталонного тока и генераторы 4 тока первого и четвертого разр дов отключаютс от входа цепного делител 1 тока. Сигналы, соответствующие логической единице, возникают на выходах элемента ЗАПРЕТ 12 и элемента ИЛИ 8 первой группы, соответствующих младшему разр ду второй тетрады (п тому двоичному разр ду ), и на управл ющем входе аналогового запоминающего элемента 9, соединенного с генератором тока этого разр да. На аналоговом запоминающем элементе младшего разр да второй тетрады устанавливаетс напр жение, свод щее к нулю разбаланс напр жений на входах операционного усилител 10. ри этом , где 3v|,- ток младшего разр да второй тетрады; К, его коэффициент передачи на выход цепного делител . Таким образом, напр жение, создаваемое на выходе ЦАП генератором тока младшего разр да второй тетрады в дес ть раз больше напр жени , создаваемого генератором 5 эталонного тока. С приходом следующего синхронимпульса к вхбду цепного делител 1 тока подключаютс генераторы k то- . ка первого и четвертого разр да первой , тетрады, первого оазр да второй n9 тетрады и генератор 5 эталонного тока . Разрешаетс запись в дополнитель ныи аналоговый элемент, и на нем устанавливаетс напр жение V -fY :-f-f 4i V 4- -- (3oV3oV8 0 - %)fT 110Ло е)| После окончани синхрон-импульса устанавливаетс уровень, соответству ющий логической единице на элементе ЗАПРЕТ 12 и элементе ИЛИ первой группы 8, соответствующих второму разр ду второй тетрады.Ток второго управл емо го генератора тока второй тетрады подаетс на вход цепного делител 1,а все остальные генераторы тока отключа ютс переключател ми тока от цепного делител 1-тока. Разрешаетс записв в аналоговый запоминающий элемент второго разр да второй тетрады и устанавливаетс сигнал управлени генератором тока такой, что V,; aa4r Ai e ao3oKo. Аналогичным образом-В каждом очередиом такте коррекции разр да j-ой тетрады во врем существовани синхрон-импульса в дополнительном анало-говом запоминающем элементе 9 запо минаетс напр жение где i m - число тетрад. После окончани синхрон-импульса на аналоговом запоминающем элементе разр да i-й тетрады устанавливаетс такое напр жение, что весовой коэффициент этого разр да раК +V 3 К х.-к,-а„к„. вД 6А g Sj Qj ((a D 1/ 11/ i jgikjj. После N 4 тактов коррекции токи во всех разр дах устанавливаютс такими , что весовые отношени каждого i-ro разр/1да }-й тетрады пропорциональны независимо от параметров отдельных элементов. Устройство управлени автоматически переходит в режим Преобразование При этом на входы преобразуЛ1ых кодов устройства управленил поступают двоично-дес тичные коды вида 8-4-2-Т, 112 подле хащие декодированию. Через элементы ИЛИ первой группы эти коды поступают на управл ющие входы переключателей тока. Напр жение на выходе цепного делител при этом пропорционально числу, представленному входМым двоично-дес тичным кодом ,-з- j где N. - значение j-ro разр да преобразуемого двоично-дес тичного кода; m - число тетрад.преобразуемого Следовательно, обеспечиваетс линейное преобразование двоично-дес тичных кодов вида 8- 4-2-1, 1ри преобразовании двоично-дес тичных кодов вида 2-4-2-1 на пербом входе второго дополнительного элемента И 14 подаетс сигнал логической единицы с выхода второго переключател . При коррекции токов генераторов 4 первых трех разр дов первой тетрады их весовые коэффициенты подбираютс равными целым степен м двух ( 2 , 2 и 2). В такте коррекции четвертого разр да первой тетрады сигнал логической единицы по вл етс на четвертом выходе регистра 7 сдвига , на выходе соответствующего элемента ИЛИ второй группы I1 и на выходе второгр дополнительного элемента И 14. При этом сигналы на выходах элементов ИЛИ-НЕ 15 соответствуют логическому нулю, и во врем су ществовани синхрон-импульса гене и третьего разр да первой тетрады отключаютс от цепного делител 1 тока, а на вхо элемента 9 устанавливаетс (не учитыва инструментальные ошибки, которые компенсируютс в каждом такте ) напр жение .-.r 3o oПосле окончани синхрон-импульса генератор эталонного тока и генератор 4 тока первого разр да отключаютс от входа цепного делител 1 тока . Сигналы, соответствующие логической единице возникают на выходах элемента ЗАПРЕТ 12 и элемента ИЛИ первой группы 8, соответствующих четвертому разр ду тетрады, и на управл ющем входе аналогового запоминающего элемента 6, соединенного с генератором тока этого разр да. На аналоговом запоминающем элементе 6 четвертого разр да первой тетрады Устанавливаетс напр жение, свод щ к нулю разбаланс напр жений на входах операционнЬго усилител 10. При этом где ток генератора четвертого разр да первой тетрады; К,- его коэффициент передачи на выход цепного делител . С приходом следующего синхрон-импульса возникает сигнал логической единицы на выходе элемента ИЛИ 11, соответствующего первому разр ду, второй тетрады, а на выходе элемента НЕ 1б и, следовательно, на выходе второго дополнительного элемента И k сигнал соответствует логическому нулю. При этом на выходах элементов иЛЙ-НЕ 15 - логическа е иница , к входам цепного делител 1 тока подключаетс генератор 5 эталонного тока и генераторы тока всех четырех разр дов первой тетрады, раз решаетс запись в дополнительный ана логовый элемент 9, и на его входе устанавливаетс напр жение 4 ,.K, на„к„..„ко. После окончани синхрон-импульса генератор 5 эталонного тока и генераторы t тока первой тетрады отклю I чаютс от входов цепного делител 1 тока. Сигналы, соответствующие ло J . гической единице, возникают на выходах элемента ЗАПРЕТ 12 и элемента ИЛИ первой группы 8, соответствующих младшему разр ду второй тетрады, и на управл ющем входе аналогового запоминающего элемента 6, со диненного с генератором тока этого разр да . На аналоговом запоминающем элементе младшего разр да второй тетрады устанавливаетс «напр жение, свод щее к нулю разбаланс напр жений на входах операционного усилител 10. При этом выу Аналогичным образом в каждом очередном такте коррекции i-ro разр да J-1 тетрады во врем существовани синхрон-импульса на дополнительном аналоговом запоминающем элементе 9 запоминаетс напр жение |/g eA| jS при ,2,3 или V o l l/eAWg.™- После окончани синхрон-импульса на аналоговом запоминающем элементе i-ro разр да j-й тетрады устанаветс такое напр жение, что весовой коэффициент этого разр да равен ,ПРИ,-нгЗ; 4ir Vo40 .ПРИЬ4. После N (гп - число тетрад тактов коррекции устройство управлени автоматически переходит в режим преобразование. Информаци , представленна в двоично-дес тичных кодах вида 2-4-2-1 поступает на вхолы преобразуемых колов. элементы ИЛИ пеовой группы эти коды поступают на управл ющие входы переключателей трка. Напр жение на выходе цепного делител 1 при этом пропорцио- , нально числу, представленному вход„ . ,, . ным двоично-дес тичным кодом Ь .i.-ia-V4i)«oS/Vj. Следовательно, обеспечиваетс линейное преобразование информации, ,„,,„ . представленной в виде двоично-дес ти кодов 2- 4-2-1 п«, к При преобразовании двоично-дес тичных кодов вида 4-2-2-1 сигнал логической .единицы с выхода третьего переключател 17 подаетс на пер вые входы третьего и четвертого дополнительных элементов И }k. При коррекции токов генераторов k первых двух разр дов первой тетрады их весовые коэффициенты подбираютс соответственно равными 2° и 2 В такте коррекции третьего разр да первой тетрады сигнал логической единицы по вл етс на выходе соответствующего элемента ИЛИ 11 и на выходе четвертого дополнительного элемента И а сигнал логического нул - на выходах второго элемента ИЛИ-НЕ 15, элемента И и элемента .ИЛИ первой 159 группы 8, соответствующих второму разр ду первой тетрады, и во врем существовани синхрон-импульса его генератор k тока отключен от входа цепного делител 1 тока. Разоешаетс запись в дополнительный ана логовый запоминающий элемент 9.и на нем (не учитыва компенсирующиес в каждом такте инструментальные ошибки , вносимые операционным усилителем ) устанавливаетс напр жение . -д -11 ч -о ОПосле окончани синхрон-импульса генератор 5 эталонного тока и генера ( тор Ч тока первого разр да отключаютс от входа цепного делител 1 тока . Сигналы, соответствующие логичес кой единице, возникают на выходах эл мента ЗАПРЕТ 12 и элемента ИЛИ перво группы 8, соответствующих третьему разр ду тетрады, и на управл ющем входе аналогового запоминающего эле мента 6, соединенного с генератором тока этого разр да, разбаланс напр жений на входах операционного усилител 10 сводитс к нулю, и при этом . С приходом следующего синхрон-импульса сигнал логической единицы воз никает на выходе третьего дополнител ного элемента И 1, сигнал логическ го нул на выходе второго элемента ИЛИ-НЕ 15 сохран етс , -и генератор, тока второго разр да оп ть отключен от входа цепного делител 1 тока запись в дополнительный аналоговый элемент 9 разрешаетс , и на его входе устанавливаетс напр жение . После окончани синхрон-импульса возникают сигналы логической единицы на выходах элементов ЗАПРЕТ 12 и ИЛИ первой группы 8, соответствующих четвертому первой тетрады и на управл ющем входе аналового запоминающего элемента 6, соединенного с генератором k тока этого разр да, разбаланс напр жений на входах операционного усилител 10 сводитс к кулю и при этом вЫХ 41Ч1 Лв п том такте, корректируетс млад ший разр д второй тетрады. При этом сигнал логического нул возникает . на выходе элемента НЕ 16 и на выхо116 дах третьего и четвертого дополнительных элементов И 14, а на выходах элементов ИЛИ-НЕ 15 сигнал соответствует логической единице. К входам цепного делител 1 тока подключаютс .генератор 5 эталонного тока и генераторы k тока всех четырех разр дов первой тетрады, разрешаетс запись в дополнительный аналоговый элемент 9. и на его входе устанавливаетс напр жение и J к SJ. }(. -3 к +т к +0л к чт О О . 1 i О о О о О о . 4-4Т V 4п-1 tf после окончани синхрон-импульса ге нератор 5 эталонного тока и генераторы i тока первой тетрады отключаютс от входа цепного делител 1 тока. Сигналы логической единицы возникают на выходах элемента ЗАПРЕТ 12 и элемента ИЛИ первой груп пы 8, соответствующих младшему разр ду второй тетрады, и на управл ющем входе соответствующего ему аналогового запоминающего элемента 6, соединенного с генератором тока этого разр да . На аналоговом запоминающем элементе младшего разр да второй тетрады устанавливаетс напр жение, свод щее к нулю разбаланс напр жений на входах операционного усилител , При , Аналогичным образом в каждом очередном такте коррекции i-ro разр да j-й тетрады во врем существовани синхрон- импульса на дополнительном аналоговом запоминающем элементе 9 запоминаетс напр жение J-14 ,eAV3i/S (j .. 3«va23pКо.нЭ:7„ 3,Kj,+p S PAWa :7.Kp.,npMiitl. V иеч j j После окончани синхрон-импульса на аналоговом запоминающем элементе 1-го разр да j-й тетрады устанавливаетс такое напр жение, что весовой коэффициент этого разр да равен 3 - J-ЛЧ() 1ИДЧ nVo-« a .. После N 4т (т - число тетрад) актов коррекции устройство управлени автоматически переходит в ре жим Преобразование. Информаци в виде двоично-дес тичных кодов типа поступает на входы преобра зуемых кодов устройства 3 управлени . Через элементы ИЛИ первой груп пы 8 эти коды поступают на управл ю щие входы переключателей 2 тока. Напр жение на выходе цепного делител 1 тока при этом пропорционально числу, представленному входным двоично-дес тичным кодом i № VoboH i) iiaj-i4j )Vog« -Nj. Следовательно, обеспечиваетс линейное преобразование информации, представленной в виде двоично-дес тичных кодов «-2-2-1. Формула изобретени Цифроачалоговый преобразователь с автоматической коррекцией нелинейности по авт. се. If , отличающийс тем, что, с целью расширени функциональных возможностей , в него введены три дополнительных перекл чател и по два элемента ИЛИ-НЕ, четыре допо иите ьных элемента И и элемент НЕ в каждую тет раду, причем выход первого переключател соединен с первым входом первого дополнительного элемента И, вто рой вход которого подключен к входу элемента НЕ и к первому входу эле мента ИЛИ, соответствующему четверто му разр ду тетрады, выход первого дополнительного элемента И соединен с. первыми входами дополнительных элементов ИЛИ-НЕ, выход второго переключател подключен к первому входу второго дополнительного элемента И, выход которого соединен с вторыми входами дополнительных элементов ИЛИ-НЕ, выход третьего переключател подклю:Чен к первым входам третьего и четэертого дополнительных элементов И, выходы которых соединены соответственно с третьим и четвертым входами второго дополнительного элемента ИЛИ-НЕ, выход элемента НЕ подключен к вторым входам второго, третьего и четвертого дополнительных элементов, И, третьи входы второго и третьегддополнительных элементов И соединбйы с выходом элемента ИЛИ, . соответствупшего четвертому разр ду тетрады, третий вход четвертого дополнительного элемента И подклю- . чен к выходу элемента ИЛИ, соответствующего третьему разр ду тетрады, выходы первого и второго дополнительных элементов ИЛИ-НЕ соединены соответственно с третьими входами элементов И, соответству|«чих третьему и второму разр дам тетрады, первые входы переключателей подключены к шине логической единицы, а вторые входы переключателей - к шине логического нул . Источники информации, прин тые во вйим.ание при экспертизе 1. Авторское свидетельство СССР If , кл. Н 03 К 13/02, 16.Oil.79 (прототип)..