SU928668A1 - Bipulse signal receiver - Google Patents

Bipulse signal receiver Download PDF

Info

Publication number
SU928668A1
SU928668A1 SU802975431A SU2975431A SU928668A1 SU 928668 A1 SU928668 A1 SU 928668A1 SU 802975431 A SU802975431 A SU 802975431A SU 2975431 A SU2975431 A SU 2975431A SU 928668 A1 SU928668 A1 SU 928668A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
block
signal
key
Prior art date
Application number
SU802975431A
Other languages
Russian (ru)
Inventor
Александр Николаевич Николаев
Original Assignee
Предприятие П/Я А-1736
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1736 filed Critical Предприятие П/Я А-1736
Priority to SU802975431A priority Critical patent/SU928668A1/en
Application granted granted Critical
Publication of SU928668A1 publication Critical patent/SU928668A1/en

Links

Landscapes

  • Dc Digital Transmission (AREA)

Description

1one

Изобретение относитс  к технике св зи и может быть использовано в системах передачи данных по каналам св зи.The invention relates to communication technology and can be used in data transmission systems over communication channels.

Известен приемник биимпyльc ыx сигналов, содержащий входной блок, первый выход которого подсоединен к объединенным информационным входам первого ключа и выделител  тактовых импульсов, первый выход которого соединен со входом тактовых импульсов решающего блока, а второй - с управл ющим входом первого ключа tl}.A bi-impedance signal receiver is known that contains an input unit, the first output of which is connected to the combined information inputs of the first key and a clock extractor, the first output of which is connected to the input of the clock pulses of the decision unit, and the second with the control input of the first key tl}.

Недостатком известного устройства  вл етс  возможность прохождени  на его выход импульсных помех, длительность которых превосходит или меньше длительности биимпульсного сигнала, что приводит к искажению прин той информации,A disadvantage of the known device is the possibility of impulse noise passing to its output, the duration of which exceeds or is less than the duration of the bi-pulse signal, which leads to a distortion of the received information

Цель изобретени  - повышение помехозащищенности .The purpose of the invention is to improve the noise immunity.

Цель достигаетс  тем, что в приемник биимпульсных сигналов, содержащий входной блок, первый выход которого подсоединен к объединенным информационным входам первого ключа и выделител  тактовых импульсов , первый выход которого соединен со входом тактовых импульсов решающего , а второй - с управл ющим входом ключа, введены первый пороговый блок, первый триггер и выходной блок, соединенные The goal is achieved by the fact that a bi-pulse receiver containing an input unit, the first output of which is connected to the combined information inputs of the first key and the clock extractor, the first output of which is connected to the input of the solving clock pulses, and the second is entered threshold block, first trigger and output block, connected

10 последовательно, второй ключ и второй пороговый блок а также соединенные последовательно, третий ключ и второй триггер, при этом выход первого ключа подсоединен ко входу 10 in series, the second key and the second threshold unit and also connected in series, the third key and the second trigger, while the output of the first key is connected to the input

Claims (1)

ts первого порогового блока, второй выход входного блока подсоединен к информационному входу второго ключа, управл ющий вход которого объединен с управл ющим входом тре тьего ключа- и соединен со вторым выходом выделител  тактовых импульсов , выход второго порогового блока подсоединен к установочному входу первого триггера, другой выход которого через третий ключ подсоединен к объединенным входам сброса второго триггера и решающего блока, информационный вход которого соедине с выходом первого порогового блока, первый выход непосредственно, а второй выход через второй триггер подсоединены ко второму информационному входу и входу 3anpeta выходного блока соответственно На фигЛ представлена структурна  электрическа  схема предложенного приемника; на фиго2 - временные диаграммы напр жени  в различных точках приемника. Приемник биимпульсных сигналов содержит входной блок 1, первый ключ 2, выделитель тактовых импульсов 3, решающий блок Ц, первый пороговый блок 5, первый триггер 6, выходной блок 7, второй ключ 8, второй пороговый блок 9 третий ключ 10, второй триггер 11. Устройство работает следук цим образом. При отсутствии информационного сигнала на выходах.входного блока 1, на входе второго ключа 8 присутствует разрешение на прохождение управл ющей тактовой последовательное м с выхода выделител  тактовых импульсов,3, котора  с выхода второг клича 8 поступает во второй пороговый блок 9, где производитс  усиление и ограничение сигнала по. заданно му отношению сигнал/шум о .С выхода второго порогового блока 9 указанна  последовательность импульсов поступает на вход первого триггера 6, при этом на его выходах устанавливаетс  состо ние, при котором на входе третьего ключа 10 присутствует разрешение дл  прохождени  импульсной после довательности, поступающей на второй его вход с выхода делител  такто вых импульсов 3. Сигналом с выхода третьего ключа 10 производитс  установка в исходное состо ние второго триггера 11 и решающего блока , при котором на третьем входе выходного блока 7 устанавливаетс  разрешение дл  прохождени  сигнала. Таким образом , приемник оказываетс  подготовленным к приему информационного сигнала. Информационный сигнал (фиг.2а)j проход  через входной блок 1 , посту пает на первый 2 и второй 8 ключи, 4 4 на выходе которых по вл ютс  импульсов, соответствующие амплитуде и длительности информационного сигнала (фиг.2б) . Пачки импульсов поступают на первый 5 и второй 9 пороговые блоки, где усиливаютс  и ограничиваютс  по порогу шумов (.фиг.2 в) , затем поступают на входы первого триггера 6. На выходах первого триггера 6 формируетс  сигнал, соответствующий длительности входного сигнала, но уже очищенный от шумовых помех (фиг.2 г/. При этом сигналом с выхода первого триггера 6 закрываетс  третий ключ 10, разреша  работу решающего блока , Одновременно пачка импульсов, соответствующа  длительности входного сигнала с выхода первого порогового блока 5 поступает на решающий блок k, в котором по заранее установленной длительности биимпульсного сигнала путем отсчета , поступивших импульсов производитс  анализ входного сигнала. При нахождении длительности входного сигнала в заданных пределах на информационном выходе решающего блока k формируетс  сигнал нормированной длительности, который при условии окончани  сигнала на выходе первого триггера 6 проходит на выход выходного блока 7. При этом разрешаетс  прохождение тактовых импульсов через третий ключ 10 дл  установки решающего блока k в исходное состо ние. Если на вход входного блока 1 поступает импульсна  помеха, длительность которой меньше длительности одиночного биимпульсного сигнала, то на вход решающего блока k поступает меньшее Число импульсов счета и сигнал нормированной длительности не формируетс . По окончании действи  помехи решающий блок Ц устанавливаетс  в исходное состо ние импульсами , поступающими с выхода третьего ключа 10. Если на вход входного блока 1 поступает помеха, длительность которой больше длительности одиночного биимпульсного сигнала, то на вход решающего блока k поступает большое число импульсов. При этом решающий блок 4 выдает нормированный сигнал, но так как первый триггер 6 еще находитс  в состо нии, запрещающем прохождение нормированного сигнала, . на выход выходного блока 7 сигнал не проходит. При превышении количе ва импульсов, поступивших на вход решающего блока k заданных границ, на управл ющем выходе решающего бл ка k формируетс  импульсный сигнал который, поступа  на вход второго триггера 11 устанавливает его в состо ние, при котором прохождение сигнала синформационного выхода решающего блока + на выход выходного блока 7 запрещено. По окончании действи  помехи импульсами через третий ключ 10 реш ющий блок и второй триггер 11 возвращаетс  в исходное состо ние. Таким образом, использование предложенного устройства обеспечивает повышение помехозащищенности при заданном отношении сигнал/шум, что позвол ет значительно улучшить качество обработки инфор| ационных сигналов. Формула изобретени  Приемник биимпульсных сигналов, содержащий входной блок, первый выход которого подсоединен к объединенным информационным входам первого ключа и выделител  тактовых импульсов , первый выход которого соединен с входом тактовых импульсов решающего блока, а второй - с управ л ющим входом первого ключа, отличающийс  тем, что, с целью повышени  помехозащищенности, в него введены первый пороговый блок, первый триггер и выходной блок, соединенные последовательно, второй ключ и второй пороговый блок, также соединенные последовательно, третий ключ и второй триггер, при этом выход первого ключа П дсоединен к входу первого порогового блока , второй выход входного блоки подсоединен к информационному входу второго ключа, управл ющий вход которого объединен с управл ющий входом третьего ключа и соединен с вторым выходом делител  тактовых импульсов, выход порогового блока подсоединен к установочному входу первого триггера , другой выход которого через третий ключ подсоединен к объединенным входам сброса второго триггера и решающего блока, информационный вход которого соединен с выходом первого порогового блока, первый выхбд непосредственно, а второй выход через второй триггер подсоединены к второму информационному входу и входу запрета выходного блока соответственно. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 621118, кл. Н Ot U 27/22, 1977 (прототип|.ts of the first threshold block, the second output of the input block is connected to the information input of the second key, the control input of which is combined with the control input of the third key- and connected to the second output of the clock pulse, the output of the second threshold block is connected to the setup input of the first trigger, the other the output of which through the third key is connected to the combined reset inputs of the second trigger and the decision block, whose information input is connected to the output of the first threshold block, the first output is directly Twain and second output via a second flip-flop are connected to the second data input and output unit respectively 3anpeta Figl shows a block circuit diagram of the proposed receiver; Fig. 2 shows timing patterns of voltage at various points in the receiver. The receiver of bi-pulse signals contains the input unit 1, the first key 2, the clock pulse selector 3, the decisive block C, the first threshold block 5, the first trigger 6, the output block 7, the second key 8, the second threshold block 9 the third key 10, the second trigger 11. The device works in the following way. In the absence of an information signal at the outputs of the input unit 1, at the input of the second key 8 there is a permission to pass the control clock serial from the output of the clock pulses, 3, which from the output of the second call 8 enters the second threshold block 9, where the gain and signal limit by. given the signal-to-noise ratio o. With the output of the second threshold unit 9, the specified sequence of pulses is fed to the input of the first trigger 6, and its outputs set a state in which the input to the third key 10 has a resolution to pass the pulse sequence its second input from the output of the clock pulses divider 3. The output signal from the third key 10 sets to the initial state the second trigger 11 and the decision block, at which the third input of the output block Cal 7 sets the resolution for the signal to pass. Thus, the receiver is prepared to receive the information signal. The information signal (fig. 2a) j passes through the input block 1, enters the first 2 and second 8 keys, 4 4 at the output of which pulses appear, corresponding to the amplitude and duration of the information signal (fig.2b). The bursts of pulses go to the first 5 and second 9 threshold blocks, where they are amplified and limited by the noise threshold (Fig. 2c), then fed to the inputs of the first trigger 6. At the outputs of the first trigger 6, a signal is generated that corresponds to the input signal duration, but already cleared of noise interference (Fig.2 g /. In this case, the signal from the output of the first trigger 6 closes the third key 10, allowing the operation of the decision block. At the same time, the burst of pulses corresponding to the duration of the input signal from the output of the first threshold block 5 goes to A warning block k, in which the input signal is analyzed by a predetermined duration of a bi-pulse signal by counting incoming pulses.When the duration of the input signal is within the specified limits, a normalized duration signal is generated at the information output of the decision block k, provided that the signal at the output of the first trigger ends 6 passes to the output of the output unit 7. In this case, the passage of clock pulses through the third key 10 is allowed for the installation of the decision unit k into the initial standing If the input of input block 1 is impulse noise, the duration of which is less than the duration of a single bi-pulse signal, then fewer counting pulses arrive at the input of decision block k and a signal of normalized duration is not generated. Upon termination of the interference, the decision block C is reset to the initial state by pulses coming from the output of the third key 10. If the input of the input block 1 receives an interference whose duration is longer than the duration of a single bi-pulse signal, then a large number of pulses go to the input of the decision block k. In this case, decision block 4 generates a normalized signal, but since the first trigger 6 is still in a state prohibiting the passage of the normalized signal,. the output of the output block 7 signal does not pass. When the number of pulses arriving at the input of a decisive block k of predetermined limits is exceeded, a pulse signal is generated at the control output of the decision block k, which arrives at the input of the second trigger 11 sets it to the state where the signal of the decision block synformational output + output of output block 7 is prohibited. Upon termination of the interference, the pulses through the third key 10 decision unit and the second trigger 11 returns to the initial state. Thus, the use of the proposed device provides increased noise immunity at a given signal-to-noise ratio, which allows to significantly improve the quality of information processing. signals. The invention includes a bi-pulse signal receiver comprising an input unit, the first output of which is connected to the combined information inputs of the first key and a clock extractor, the first output of which is connected to the input of the clock pulses of the decision unit, and the second to the control input of the first key, different that, in order to increase the noise immunity, a first threshold block, a first trigger and an output block, connected in series, a second key and a second threshold block, also connected after Consequently, the third key and the second trigger, while the output of the first key P is connected to the input of the first threshold unit, the second output of the input block is connected to the information input of the second key, the control input of which is combined with the control input of the third key and connected to the second output of the clock divider pulses, the output of the threshold unit is connected to the setup input of the first trigger, the other output of which through the third key is connected to the combined reset inputs of the second trigger and the decision unit, information input D of which is connected to the output of the first threshold unit, the first output directly, and the second output via the second trigger connected to the second information input and the prohibition input of the output unit, respectively. Sources of information taken into account in the examination 1. USSR Author's Certificate No. 621118, cl. H Ot U 27/22, 1977 (prototype |.
SU802975431A 1980-08-28 1980-08-28 Bipulse signal receiver SU928668A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802975431A SU928668A1 (en) 1980-08-28 1980-08-28 Bipulse signal receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802975431A SU928668A1 (en) 1980-08-28 1980-08-28 Bipulse signal receiver

Publications (1)

Publication Number Publication Date
SU928668A1 true SU928668A1 (en) 1982-05-15

Family

ID=20915333

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802975431A SU928668A1 (en) 1980-08-28 1980-08-28 Bipulse signal receiver

Country Status (1)

Country Link
SU (1) SU928668A1 (en)

Similar Documents

Publication Publication Date Title
JPS5477532A (en) Key identifying circuit
US3614316A (en) Secure communication system
SU928668A1 (en) Bipulse signal receiver
IE46855B1 (en) A device for detecting a frequency in a pcm coded signal
GB1579846A (en) Remote control systems
GB1369946A (en) Noise-muting device for telegraphy receivers
SU1458979A2 (en) Selective-call subscriberъs radio communication device
SU640627A1 (en) Coding device
SU744952A1 (en) Pulse duration selector
SU809666A1 (en) Adaptive calling device
SU801320A1 (en) Audio call receiver
SU1100743A1 (en) Device for correlation processing of composite signal
SU970372A1 (en) Multi-channel priority device
SU580656A1 (en) Device for interlocking telegraphic receiver output in the presence of noise in communication channel
SU1003327A1 (en) Pulse duration discriminator
SU570216A1 (en) Audio signal receiver
RU2044406C1 (en) Selector of pulses having given duration
SU492039A2 (en) Multi-frequency receiver
SU803111A1 (en) Frequency-modulated signal quality detector
US4018991A (en) Multifrequency signal parity detector
SU807487A1 (en) Selector of pulses by duration
RU1840945C (en) Periodic pulsed signal packet selector/detector
SU853643A2 (en) Data receiving device
SU698135A1 (en) Noise suppressor
SU633155A1 (en) Digital information receiver