Указанна цель достигаетс reif, что в устройство дл детектировани фазоманипулированных сигналов,, содержащее формирователь опорного сигнала, выход которого соединен с первыми входами канальных перемножителей, вторые и третьи входы которых соединены с выходами усилител , а выходы соединены с первыми входами интеграторов , выходы которых соединены с входами блока сканировани , выходы которого соединены с входами блоксв вычислени разности фаз, подключённого к блоку декодировани , последовательно соединенные блок синхронизации и управлени , формирователь огибающей и групповой перемножитель, введены формирователь импульсов переключе .ни , два инвертора и переключатель, причем другой вход группового перемножител соединен с входом блока синхронизации и управлени , выход которого через последовательно соеди- ; ненные формирователь импульсов пере39 ключени и один инвертор соединен с вторыми входами интеграторов, третьи входы которых соединены с выходом формировател импульсов переключени подключенного к первому входу переключател , выход группового перемножител соединен с вторым входом пере ключател и через другой инвертор с третьим входом переключател , выход которого соединен с входом усилител . Интегратор состоит из резистора, операционного усилител , конденсаfopa и трех переключателей,, причем выход резистора соединен с одним BXO дом операционного усилител и первыми входами первого и второго переключателей , вторые входы которых сое динены с выходом операционного усилител , а выходы - с обкладками кондендатора и первым и-вторым входами третьего переключател , причем вход резистора вл етс первым входом интегратора , третьи входы первого и второго переключателей вл ютс вторым и третьим входами интегратора. На чертеже изображена структурна электрическа схема предлагаемого устройства. Устройство содержит групповой перемножитель 1, формирователь 2 огиба йщей, инвертор 3, переключатель t, канальные перемножители 5, интеграторы 6, блок 7 декодировани , усилитель 8, формирователь 9 опорного сигнала, блок 10 синхронизации и управлени , формирователь 11 импульсов переключени , инвертор 12, блок 13 вычислени разности фаз, интегратор 6 состоит из переключателей l4-1 конденсатора 17, резистора 18 и операционного усилител 19, а также блок 20 сканировани . Устройство работает следующим образом . Групповой сигнал поступает на вхо ды группового перемножител 1 и блок 10 синхронизации и управлени . Этот сигнал может поступать либо непосред ственно от приемной аппаратуры радио св зи, либо при необходимости автома тической подстройки частоты (АПЧ) че рез систему АПЧ демодул тора. Блок 10 синхронизации вы вл ет границы по сылок (элементов) сигнала и по импульсам из блока 10 в формирователе 2 формируетс напр жение соответству ющей формы. 5 В групповом перемножителе 1 групповой сигнал умножаетс на это напр жение и результат перемножени в пр мом или инвертированном виде в зависимости от положени переключател 4 поступает на вход интегратора 6. В усилителе 8 формируютс два противофазных напр жени , которые поступают на входы канальных перемножителей 5Результат перемножени интегрируетс в интеграторах 6. Неидентичность (конечна длительность переключени ) канальных перемножителей 5 и нелинейность их характеристик проводимости привод т к тому, что дл одной vHaпример , положительной) пол рности группового сигнала канальный перемножитель 5 оказывает меньшее сопротивление , чем дл другой пол рности. В результате на выходе канальных перемножителей 5 возникает паразитна посто нна составл юща , величина которой определ етс амплитудой группового сигнала (суммой сигнала и помехи ). Эта посто нна составл юща интегрируетс в интеграторе 6 и создает аппаратную помеху. Некоторый вклад в величину аппаратурной помехи внос т также входной ток операционногб усилител 19 (вернее разность входных токов) и разность вход ных напр жений. Правда в новых типах операционных усилителей 19 значени указанных токов и напр жений значительно уменьшены и теперь основной вклад в аппаратурную помеху внос т перемножители. Дл компенсации аппаратурной поме « предлагаемом устройстве производитс переключение конденсатора 17 переключател ми 15 и 1б. 3 первой половине интервала интегрировани положение переключателей 15 и 16 соответствует показанному на чертеже, верхн обкладка присоединена к входу , а нижн к выходу операционного усилител 19, при этом на верхней обкладке накапливаетс , например, положительный потенциал аппаратурной помехи. Зо второй половине посылки положение переключателей 15 и 1б мен етс на противоположное и теперь положительный потенциал аппаратурной помехи будет накапливатьс на нижней обкладке конденсатора. Вследствие симметричности огибающей группового сигнала происходит полна компенсаци аппаратурной помехи. Дл того, чтобы не происходила компенсаци результата накоплени сигнала, одновременно с переключением обкладок конденсатора 17 производитс изменение пол рности (инвертирование ) группового сигнала с помощь переключател k и инвертора 3Результат интегрировани сигнала поступает дл дальнейшей обработки через блок 20 сканировани в блок 13 вычислени разности фаз и затем в блок 7 декодировани , в котором происходит выделение и браковка символо пораженных сосредоточенной помехой, и выдача на выход устройства информа ционных символов с максимальным прав доподобием, т.е. реализуетс за счет информационной избыточности высока помехоустойчивость. Формула изобретени 1. Устройство дл детектировани фазоманипулированных сигналов, содер жащее формирователь опорного сигнала которого соединен с первыми вх дами канальных перёмножителей, вторы и третьи входы которых соединены с выходами усилител , а выходы соедине ны с первыми входами интеграторов,вы ходы которых соединены с входами бло ка сканировани , выходы которого сое динены с входами блока вычислени разности фаз, подключенного к блоку декодировани , последовательно соеди ненные блок синхронизации и управлени , формирователь огибающей и групповой перемножитель, отличающеес тем, что, с целью повышени помехоустойчивости путем компен856 сации аппаратурной помехи, введены формирователь импульсов переключени , два инвертора и переключатель, причем другой вход группового перемножител соединен с входом блока синхронизации и управлени , выход которого через последовательно соединенные формирователь импульсов переключени и один инвертор соединен с вторыми входами интеграторов, третьи входы которых соединены с выходом формировател импульсов переключени , подключенного к первому входу переключател , выход группового перемножител соединен с вторым входом переключател и через другой инвертор с третьим входом переключател , выход которого соединен с входом усилител .