SU926720A1 - Analogue storage - Google Patents
Analogue storage Download PDFInfo
- Publication number
- SU926720A1 SU926720A1 SU802906484A SU2906484A SU926720A1 SU 926720 A1 SU926720 A1 SU 926720A1 SU 802906484 A SU802906484 A SU 802906484A SU 2906484 A SU2906484 A SU 2906484A SU 926720 A1 SU926720 A1 SU 926720A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- amplifier
- key
- capacitor
- Prior art date
Links
Description
(54) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТЮЙСТВО(54) ANALOG MEMORIZATION
Изобретение относитс к вычислительной технике , предназначено дл запоминани мгновенных значений напр жений и может быть использовано в аналого-цифровых преобразовател х .The invention relates to computing, is intended to store instantaneous voltage values, and can be used in analog-digital converters.
Известны прецизионные аналоговые запоминающие устройства, содержащие операционные усилители, ключи и запоминающие конденсаторы . Использование общих обратных св зей позвол ет значительно уменьщить погрешности, вносимые усилител ми t1 и 2.Known precision analog storage devices containing operational amplifiers, switches and memory capacitors. The use of common feedback allows one to significantly reduce the errors introduced by amplifiers t1 and 2.
Однако такие устройства обладают недостаточным быстродействием ввиду значительных переходных процессов, возникающих на выходе устройства при переходе в режим хранени .However, such devices have insufficient speed due to significant transients occurring at the output of the device during the transition to the storage mode.
Наиболее близким к предлагаемому по технической сущности вл етс аналоговое запоминающее устройство, которое содержит первый усилитель, неинвертирующий вход которого через первый и второй ключи соединен соответственно со входом и выходом устройства , а выход через третий ключ с инвертирующим входом первого усилител и с одной обкладкой конденсатора пам ти, друга The closest to the proposed technical entity is an analog storage device that contains the first amplifier, the non-inverting input of which is connected to the input and output of the device through the first and second keys, and the output through the third switch to the inverter input tee friend
обкладка которого подключена к шине нулевого потенциала, вторюй усилитель, выход которого подключен к выходу устройства, инвертирующи; вход - через резисторы к выходу устройства и к выходу первого усилител ,, а неинвергирующий вход соединен с инвертирующим входом первого усилител (2. В режиме вьгборки замкнуты первый н третий ключи, второй ключ разомкнут. Первый усилитель через замкнутый третий ключ ох10 вачен обратной св зью и конденсатор пам ти зар жаетс до напр жени , соответствующего входному. При переходе в режим хранени состо ние ключей измен етс на противоположное . На выходе устройства воспроизво15 дитс посто нное напр жение, равное мгновенному значению входного в момент переключени устройства. Известное устройство отлнчаетс высокой точностью. На общую точность устройства не оказывают существенного The lining of which is connected to the bus of zero potential, the second amplifier, the output of which is connected to the output of the device, is inverting; the input is through resistors to the output of the device and to the output of the first amplifier, and the non-inverting input is connected to the inverting input of the first amplifier (2. In the discharge mode, the first n and third keys are closed, the second key is open. The first amplifier is closed loop through the third key. and the memory capacitor is charged to the voltage corresponding to the input voltage. When switching to the storage mode, the state of the keys is reversed. At the output of the device, a constant voltage equal to the instantaneous value of the device at the time of switching the device. The known device is otlnchaetsya high accuracy. The overall accuracy of the device does not have a significant
вли ни напр жени смещени , синфазные ошибкн, конечность коэффициентов усилени усилителей.1 Поскольку третий ключ в режиме хранени находитс под напр жением, близКИМк нулю, знавдтельно уменьшена погрешноОгь , обусловленна разр дом конденсатора пам ти токами утечки, в режиме хранени . Однако динамические свойства устройства требуют улучшени . Если в режиме Выборки толко первый усилитель охвачен обратной св зью то при переходе в режим хранени включаетс обратна .св зь, охватывающа как первь1Й так и второй усилитель. Включение в контур второго усилител означает, что пор док системы повышаетс . Это приводит к значительным переходнь1м процессам на выходе устройства и к увеличению времени установлени напр жени на выходе при переходе в режим хранени . Поскольку выходной сигнал не может . подвергатьс последующей обработке (например , аналого-цифровому преобразователю) пока его установившеес значение не окажетс в пределах допустимой погрешности, увеличение времени установлени означает ухудшение быстродействи устройства.the influence of the bias voltage, common-mode errors, the finiteness of the amplification factors of amplifiers. Since the third key is in storage mode is under voltage, close to zero, the error due to leakage of capacitors by the storage mode has been reduced. However, the dynamic properties of the device require improvement. If, in Sample mode, the first amplifier is covered by feedback, then when switching to the storage mode, the feedback is switched on, covering both the first and second amplifier. The inclusion of a second amplifier in the circuit means that the order of the system is increasing. This leads to significant transitions at the device output and to an increase in the voltage setting time at the output upon transition to the storage mode. Since the output signal can not. to undergo further processing (for example, an analog-to-digital converter) until its steady-state value is within the permissible error, an increase in the settling time means a deterioration in the device performance.
Цель изобретени - повьшение быстродействи устройства.The purpose of the invention is to increase the speed of the device.
Поставленна цель достигаетс тем, что в аналоговое запоминающее yctpoйcтвo -содержащее первый накопительный элемент, например первый конденсатор, одна из обкладок, которого соединена с шиной нулевого потенциала , усилитель, выход которого соединен с выходомустройства и с входами первого и второго ключей, выход первого ключа соединен с другой обкладкой первого конденсатора и с первым инвертирующим входом усилител , второй 1швертирующий вход которого соединен с выходами второго и третьего ключей , вход третьего ключа со..единен с входом устройства, введены повторитель напр) жени , четвертый ключ и второй накопительный элемент , например второй конденсатор, одна из обкладок которого подключена к шине нулевого потенциала, друга обкладка второго конденсатора соединена с неинвертирующими входами усилител и с выходом четвертого ключа, вход которого подключен к выходу повторител напр жени , вход которого соединен с выходом третьего ключа.. The goal is achieved by the fact that in an analog storage yct device, containing the first storage element, for example, the first capacitor, one of the plates connected to the zero potential bus, an amplifier whose output is connected to the output of the device and connected to the inputs of the first and second keys with the other lining of the first capacitor and with the first inverting input of the amplifier, the second 1a converting input of which is connected to the outputs of the second and third keys, the input of the third key is connected with the input of the device triplets, a voltage follower, a fourth key and a second storage element, for example, a second capacitor, one of the plates of which is connected to the zero potential bus, are introduced, the other cover of the second capacitor is connected to the non-inverting inputs of the amplifier, and the output of the fourth key, whose input is connected to the output of the repeater voltage, the input of which is connected to the output of the third key ..
На чертеже представлена функциональна схема устройства.The drawing shows the functional diagram of the device.
Оно содержит усилитель 1, повторитель 2 напр жени , ключи 3-6, накопительные элементы , например, конденсаторы 7 и 8, инвертирующие входы 9 и 10 усилител 1, неинвертирующие входы И и 12 усилител 1, выход 13 усилител 1 и щину 14 нулевого потенциала .It contains amplifier 1, voltage follower 2, switches 3-6, accumulative elements, for example, capacitors 7 and 8, inverting inputs 9 and 10 of amplifier 1, non-inverting inputs of And and 12 of amplifier 1, output 13 of amplifier 1, and potential-free terminal 14 .
Устройство фу кционирует следующим образом ,The device operates as follows,
В режиме выборки замкнуты ключи 3, 5, 6 и разомкнут ключ 4. Входное напр жениеIn sampling mode, keys 3, 5, 6 are closed and key 4 is open. Input voltage
через замкнутый ключ 3 поступает на инвер . тирующий вход 9 усилител 1, охваченного по входу 10 через замкнутый ключ 5 отрицательной обратной св зью. Входное напр жение поступает также через замкнутые ключи 3 и 6 и повторитель 2 на неинвертирующие входы 11 и 12 усилител 1. Напр жение на конденсаторе 7 пам ти определ етс по формулеthrough the closed key 3 arrives on inver. The tampering input 9 of amplifier 1 is swept over input 10 via a closed key 5 with negative feedback. The input voltage also flows through the closed switches 3 and 6 and the repeater 2 to the non-inverting inputs 11 and 12 of the amplifier 1. The voltage on the memory capacitor 7 is determined by the formula
и, ОвхКп,(f)and, OvhKp, (f)
где UBX - входное напр жение;where UBX is the input voltage;
Кп - коэффициент передачи повторител 2. ,Kn is the transfer coefficient of repeater 2.,
Напр х ение на конденсаторе 8 пам ти равноThe voltage on the capacitor 8 of the memory is
с/()А-/и„,-.и„,..-c / () A- / and „, -. and„, ..-
ii
4-и4th
cvl+KT cvl + kt
ЧH
где Uoi/ Uoj - напр жение смещени нул с учетом синфазных ошибок по входам 9, 11 и 12, 10 соответственно;where Uoi / Uoj is the zero bias voltage, taking into account common-mode errors at inputs 9, 11 and 12, 10, respectively;
KI - коэффициент усилени напр жени от входов 9. и И разомкнутого усилител L; К-2 - коэффициент усилени напр жени от входов 12 и 10 разомкнутого усилител 1. При переходе в режим хранени ключи 3, 5 и 6 размыкаютс и замыкаетс ключ 4. Выходное напр жение определ етс из формулыKI is the voltage gain from the inputs 9. And the open amplifier L; K-2 is the voltage gain from the inputs 12 and 10 of the open amplifier 1. When switching to storage mode, the keys 3, 5 and 6 open and the switch 4 is closed. The output voltage is determined from the formula
шх-V shh-v
-о . ч ,-about . h,
+ и + and
(Ъ1(B1
. 01 1+К-, oai4K,. 01 1 + K-, oai4K,
После соответствующих преобразований можно показать, что напр жени смещени UQI и DO 2 в устройстве эффективно подавл ютс соответственно в Кз и Kj раз, а мулыипликативна погрешность при .After appropriate transformations, it can be shown that the bias voltage UQI and DO 2 in the device are effectively suppressed by Kz and Kj times, respectively, and the muly error at.
(4)(four)
Д К - Unbix V .V UD K - Unbix V .V U
JBXJbx
Таким образом, предлагаемое устройство практически не уступает известному устройству по точности, однако превосходит его по быстродействию . Применение дифференщ1апьнодифференциального усилител позвол ет отказатьс от применени второго усилител . Таким образом, обратна св зь охватывает только один усилитель как в режиме выборки, так и в режиме хранети . Исключение второго усилител приводит к понижению пор дка системы и уменьшению времени установлени напр жени на выходе устройства при переходе в режим хранени . Это позвол ет значительно раньше начинать последующую обработку (например, аналого-цифровое преобразование ). Облада высокой точностью, устрой ство не требует применени прецизионных усилителей. Этот факт также может быть использован zuiH дальнейшего повышени быстро действи . В частности, могут использоватьс уси лители с относительно небольигам козффтщенто усилени , однако с большой полосой пропускани Предлагаемое устройство позвол ет повы . сить быстродействие, не ухудша точностных характеристик. Ф о р мула изобретени Аналоговое запоминающее устройство, содержащее первый накопительный элемент, например первый конденсатор, одна из обкладок которого соединена с шийой нулевого потеициала, усилитель, выход которого соединен с выходом устройства и с входами первого и второго ключей, выход первого ключа соединен с другой обкладкой первого кондеисатора и с первым инвертируюиопм входом усилител , второй инвертирующий вход которого соединен с выходами второго и третьего ключей, вход третьего ключа соединен с входом устройства, отличающеес тем, что, с целью повышени быстродействи устройства, в него введены повторитель напр жфш , четвертый ключ и второй накогоггельный элемшт, например второй конденсатор, одна из обкладок которого подключена к шине нулевого потенциала, црутл обкладка второго конденсатора соединена с неинв пирующими входакш усилител и с выходом четвертого ключа, вход которого подключен к выходу повторител напр жени , вход которого -. соединен с выходом третьего ключа. Источники информации, прнн тые во внимание при экспертизе 1.Авторское свидетельство СССР № 586500 кл. G 11 С 27/00, 1976. 2.Авторское свидетельство СССР №482815, кл. G 11 С 27/00, 1973 (прототип).Thus, the proposed device is practically not inferior to the known device in accuracy, but surpasses it in speed. The use of a differential differential amplifier allows the use of a second amplifier to be abandoned. Thus, the feedback covers only one amplifier in both the sample mode and the store mode. Excluding the second amplifier reduces the order of the system and shortens the voltage setting time at the output of the device during the transition to the storage mode. This allows subsequent processing to begin much earlier (for example, analog-to-digital conversion). Possessing high accuracy, the device does not require the use of precision amplifiers. This fact can also be used by zuiH to further enhance fast action. In particular, amplifiers with relatively small amounts of co-amplification may be used, however, with a high bandwidth. The proposed device allows higher gains. speed performance without compromising accuracy. Formula of the invention An analog storage device comprising a first storage element, for example, a first capacitor, one of the plates of which is connected to a wider zero potential, an amplifier whose output is connected to the output of the device and to the inputs of the first and second keys, the output of the first key is connected to another the lining of the first conductor and with the first inverting input of the amplifier, the second inverting input of which is connected to the outputs of the second and third keys, the input of the third key is connected to the input of the device, exc Considering that, in order to increase the device speed, a repeater, a fourth switch and a second switchgear element, for example, a second capacitor, one of the plates of which is connected to the zero potential bus, are inserted into it, the second cover of the second capacitor is connected to the non-inlet amplifier and with the output of the fourth key, the input of which is connected to the output of the voltage follower, the input of which is. connected to the output of the third key. Sources of information taken into account in the examination 1. USSR author's certificate number 586500 cl. G 11 C 27/00, 1976. 2. USSR author's certificate No. 482815, cl. G 11 C 27/00, 1973 (prototype).
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802906484A SU926720A1 (en) | 1980-04-08 | 1980-04-08 | Analogue storage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802906484A SU926720A1 (en) | 1980-04-08 | 1980-04-08 | Analogue storage |
Publications (1)
Publication Number | Publication Date |
---|---|
SU926720A1 true SU926720A1 (en) | 1982-05-07 |
Family
ID=20888209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802906484A SU926720A1 (en) | 1980-04-08 | 1980-04-08 | Analogue storage |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU926720A1 (en) |
-
1980
- 1980-04-08 SU SU802906484A patent/SU926720A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1165887A (en) | Use of a single reference voltage to implement digital to analog or analog to digital conversion of bipolar signals | |
US5465093A (en) | Analog-to-digital converter | |
EP3402079B1 (en) | Analog-to-digital converter, measurement arrangement and method for analog-to-digital conversion | |
US4348658A (en) | Analog-to-digital converter using half range technique | |
Ishikawa et al. | An 8-bit 50-MHz CMOS subranging A/D converter with pipelined wide-band S/H | |
US8362939B2 (en) | Switched-capacitor pipeline ADC stage | |
US5744985A (en) | Differential sample-hold circuit | |
US4209717A (en) | Sample and hold circuit | |
SU926720A1 (en) | Analogue storage | |
Ginetti et al. | A 1.5 Ms/s 8-bit pipelined RSD A/D converter | |
US4050065A (en) | Dual slope analog to digital converter with delay compensation | |
EP0251758A2 (en) | Digital-to-analog conversion system | |
JPS59116997A (en) | Sample holding circuit | |
SU936031A1 (en) | Analogue storage | |
SU842971A1 (en) | Analogue storage device | |
SU756485A1 (en) | Analogue storage | |
SU1101157A1 (en) | Analog Signal Switch with Memorization | |
Mallikarjun et al. | A 1.8 V, 10 bit, 500 mega samples per second parallel pipelined analog-to-digital converter | |
SU978200A1 (en) | Analog memory device | |
SU587508A1 (en) | Analogue storage | |
JPS61152130A (en) | Comparator | |
SU1200344A1 (en) | Analog storage | |
SU752494A1 (en) | Analogue storage | |
RU2013863C1 (en) | Analog-to-digital converting unit | |
SU1088017A1 (en) | Integrator |