SU926651A1 - Digital device for computing sine-cosine functions - Google Patents

Digital device for computing sine-cosine functions Download PDF

Info

Publication number
SU926651A1
SU926651A1 SU802895991A SU2895991A SU926651A1 SU 926651 A1 SU926651 A1 SU 926651A1 SU 802895991 A SU802895991 A SU 802895991A SU 2895991 A SU2895991 A SU 2895991A SU 926651 A1 SU926651 A1 SU 926651A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
register
subtractor
unit
Prior art date
Application number
SU802895991A
Other languages
Russian (ru)
Inventor
Юрий Константинович Абашин
Юрий Владимирович Крюков
Original Assignee
Предприятие П/Я Р-6510
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6510 filed Critical Предприятие П/Я Р-6510
Priority to SU802895991A priority Critical patent/SU926651A1/en
Application granted granted Critical
Publication of SU926651A1 publication Critical patent/SU926651A1/en

Links

Landscapes

  • Complex Calculations (AREA)

Description

синусов, второй выход которого чере первый регистр сдвига соединен со вторым входом третьего сумматоравычитател , первый вход которого под ключен к первому выходу регистра косинусов, второй выход которого через второй регистр сдвига соединен со вторым входом второго суммат ра-вычитател . Выход второго сумматора-вычитател  подключен ко входу регистра синусов, а выход третьего сумматора-вычитател  соединен с пер вым входом регистра косинусов. Выход формировател  опорного сигнала через элемент ИЛИ соединен со вторым входом регистра кода угла, а первый выход регистра синусов подключен ко второму входу регистра косинусов. Указанное устройство имеет более высокую точность по сравнению с известным устройством. Это увеличение точности достигаетс  за счет уменьшени  быстродействи  по сравнению с устройством 1 в два раза, так как в прототипе два раза осуществл етс  Операци  Поворот вектора 2 . Недостаток прототипа - низкое быстродействие. Цель изобретени  - повьпиение быстродействи . Поставленна  цель достигаетс  за счет того, .что в цифровое устройство дл  вычислени  синусно-косинусных функций, содержащее регистр кода угла , регистр синусов, регистр косинусов , два сдвигател , три сумматоравычитател , счетчик итераций, блок пам ти и блок синхронизации, выходы которого подключены к тактовым входам регистров, причем выход регистра кода угла соединен с первым входом первого сумматора-вычитател , выход которого подключен к первому входу регистра кода угла, первый вход второго сумматора-вычитател  подключен к первому выходу регистра синусов, второй выход которого через первый сдвигатель соединен с первым входом третьего сумматора-вычитател , второй вход которого подключен к первому выходу регистра косинусов, второй выход которого через второй сдвигатель соединен со вторым входом второго сумматора-вычитател , выход второго сумматора-вычитател  подключен к первому входу регистра синусов , выход третьего сумматора-вычитател  соединен с первым входом регистра косинусов, выход счетчика итераций подключен ко вторым входам сдвигателей и ко входу блока пам ти зыход которого соединен со вторым входом первого сумматора-вычитател  третьи входы сумматоров-вычитателей подключены к выходу регистра кода угла, дополнительно введены блок выделени  первой единицы, блок задани  начального положени  вектора. вычитатель, шифратор и элемент ИЛИ, при этом входы блока выделени  первой единицы и вычитател  объединены и  вл ютс  входом устройства, первый выход блока выделени  первой единицы подключен ко входу шифратора, выход которого соединен со входом счетчика итераций, ко входу блока задани  начсшьного положени  вектора, первый выход которого соединен со вторым входом регистра синусов, а второй выход - со вторым входом регистра косинусов, и к первому входу элемента ИЛИ, ко второму входу которого подключен второй выход блока выделени  первой единищл, выход элемента ИЛИ через вычитатель соединен со вторым входом регистра кода угла. При таком построении быстродействие предлагаемого устройства по сравнению с прототипом увеличиваетс  более чем в два раза, так как выПоворот полн етс  одна операци  вектора .и, кроме того, при выполнении этой операции производитс  меньшее число итераций, так как -начальное положение вектора задаетс  заранее. При этом точность вычислени  значений синусно-косинусных функций в йредлагаемом устройстве не хуже, чем в прототипе. На фиг. 1 представлена блок-схема устройства; на фиг.2 - вариант выполнени  блока ввщёлени  первой единицы. Устройство содержит регистр 1 кода угла, регистры 2 синуса и 3 косинуса , сумматоры-вычитатели 4-6, сдвигатели 7 и 8, блок 9 пам ти, счетчик 10 и.тераций, блок 11 управлени , блок 12 вьщелени  первой единицы вычитатель 13, шифратор 14, блок 15 задани  начального положени  вектора, элемент ИЛИ 16. Блок выделени  первой единицы содержит элементы ИЛИ 17., элементы НЕ 18 и элементы И 19. Блок задани  начального положени  вектора 15 может быть выполнен в виде посто нного запомингдащего устройства на число слов, равное количеству разр дов слова, задающего угол f или в виде програ1лмн о-логической матрицы. В основе вычислени  синусно-косинусных функций лежит известный итерационный алгоритм Волдера, а именно поворот вектора на плоскости на заданный угол f : . х- .X -,-. Y i,- 2.. . Y,- Y,,+€i.i.. xui- 2Ч .i+ i-i- i-V (1) где i l,2,3,...n - номер выполн емой итерации; п - номер последней выполн емой и терации, g,. sign (Ч ,} л/,--, arctg2- -i Особе}нностью выполнени  операций (1)  вл етс  удлинение вектора на каждой итерации в Ki раз, где К ,- (1 + )1I1. Таким образом, общее удлинение вектора за п итераций равно К ПК. Свойство удлинени  вектора при повороте заставл ет при создании устройств разрабатывать специашьные блоки коррекции, что отрицательно сказьтаетс  на быстродействии устройств. При вычислении же синусно- косинусных функций можно заранее учесть удлинение вектора за определенное количество итераций. Если задатьс  исходным значением Ч и Начальными кoopдинaтcЦvIи вектор 1Пк при осу ществлении п поворотов вектора от значени  угла f, О до , Ч , модуль вектора примет единичное значе ние. Тогда координата х„ равна созЧ а координата Y,, примет значение sinif .. Вычисление значений sinf и cos4 можно ус к ори , если в качестве нанального вектора брать не вектор с ; YO о, координатами Чо о, а вектор с углом Ч , незначительно отличающимс  от угла Ч. В качестве угла выбираетс  угол, численно равный двоичному зна чению, у которого все разр ды равны нулю, кроме того разр да, значение которого равно первой единице вправо от знакового разр да значени  уг ла Ч и разр да, следующего за ним. Например, углу if 0,OOOi001lOlllOO будет соответствовать угол 0,0001100000000000. Количество итераций, необходиквлх дл  отыскани  значений sin и созЧ  вл етс  переменным в зависимости, от области значений угла Ч . Дл  са мого неблагопри тного значени , ког да угол Ч лежит в пределах изменени от 45° до 90°, количество поворотов вектора уменьшено на два, т.е. опер ци  поворот вектора начинаетс  сразу с итерсщии, и начальный угол поворота равен не 45°, а 14 8 Уменьшение числа итераций приводит к увеличению быстродействи  и увели чению точности вычислений за счет уменьшени  ошибок округлени  при вычислени х. значени  координат векторов, задаваемых углами , могут быть вычислены заранее по следующим соотношени м: , где m - номер начальной итерации. Тогда при количестве поворотов вектора, равном (п - m + 1) происходит увеличение модул  вектора в раз. При этом значение модул  вектора принимает единичное значение с координатами х cos Ч ; sin Ч . Устройство работает следующим образом. Значение угла например, 0,000111010111011 поступает на блок внаделени  первой единицы 12. На выходе блока 12 число 0,000100000000000 преобразуетс  элементом ИЛИ 16 в число 0,0001100000000000, Полученна  на выходе вычитател  13 разность 1 - Ц 0,0000010101110110 записываетс  в регистр 1. знаковый разр д значени  Ч - Ч определ ет режим работы сумматоров 4-6 в соответствии с выражением (1). Выработанные блоком задани  начального положени  вектора 15 значени  х ,, и Yn записываютс  в о tn m регистры 2 и 3. Код на выходе шифратора 14, соответствующий значению начальной итерации, запоминаетс  в счетчике Ю итераций и  вл етс  адресом дл  блока 9 пам тц и отыскании первоначального угла поворота вектора д1/т . Этот код  вл етс  также указателем дл  сдвигателей 7 и 8 на необходимую величину сдвига. После этого начинаетс  выполнение первой по счету итерации. Сдвинута  сдЕИгателем 7 информаци  регистра 2 складываетс  (вычитаетс ) на сумматоре 6 с содержикым-регистра 3, а сдвинута  сдвигателем 8 информгщи  регистра 3 вычитаетс  (складываетс ) на сумматоре 5 из информации регистра 2. Полученные результаты занос тс , соответственно в регистры.3 и 2. Значение регистра 1 корректируетс  сумматором 4 на величину д, г выбранную из блока 9 пам ти. Счетчик10 итерещий увеличивает свое значение на единицу. На этом выполнение первой итерации заканчиваетс . Остальные итерации выполн ютс  аналогично первой. Конец вычислени  значений sin и cos Ч определ етс  по переполнению счетчика Ю итераций. Устройство управлени  вырабатывает синхросигналы, необходимые дл  правильной работы устройства. йлстродействие предлагаемого устройства по сравнению с прототипом увеличиваетс  более, чем в два раза. Во-первых, выполн етс  одна операци  Поворот 1зектора , в то врем  как в прототипе выполн ютс  две таких операции. Кроме того, выполнение пере;ц началом вычислени  началь ной установки положени  вектора позвол ет уменьшить количество необходимых итераций, что особенно за метно при малых значени х угла и, таким образом, еще дополнительно повысить быстродействие вычислени  значений и cos Ч , а также увеличить точность вычислени  за счет отсутстви  сшибок округлени  при вы полнении меньшего количества итераций . Быстродействие предлагаемого уст ройства Btsae и по сравнению с извес ным .устройством за счет меньшего количества итераций при выполнении одной операции Поворот вектора . Формула.изобретени  Цифровое устройство дл  вычислени  синусно-косинуснын функций, содержащее регистр кода угла, регистр синусов, регистр косинусов, два сдв гател , три сумматора-вычитател , счетчик итераций, блок пам ти и блок СИНХРОНЙЗВЦИИ, выходы KOTOPOFp подключены .к тактовым входам регист ров, пр чем выход регистра кода угл соединен с первым входом первого сумматора-вычитател , выход которог подключен к первому вЯоду регистра кода угла, первый вход второго сумматора-вычитател  подключен к перво му выходу регистра синусов, второй выход которого через первый сдвигатель соединен с первым входом треть го сумматора-вычитател , второй . Вход которого подключен к первому выходу регистра косинусов, второй выход которого через второй сдвигатель соединен со вторым входом второго cyNwaTopa-вычитател , выход которого подключен к первому входу регистра синусов, выход третьего сумматора-вычитател  соединен с первым входом регистра косинусов, выход счетчика итераций подключен ко вторым входам сдвигателей и к входу блока пам ти, выход которого соединен со вторым входом первого сумматора-вычитател , третьи входы сумматоров-вычитателей подключены к выходу регистра кода угла, о т л ич а ю щ е ее   тем, что, с целью повышени  быстродействи , в него введены блок вьаделени  первой единицы , блок задани  начального положени  вектора, вычитатель, шифратор и элемент ИЛИ, при этом входы блока выделени  первой единицы и вычитател  объединены и  вл ютс  входом устройства, первый выход блока выделени , первой единицы подключен к входу шифратора, выход которого соединен с входом счетчика итераций, к входу блока задани  начального положени  вектора, первь й выход которого соединен со вторым входом регистра синусов, а второй выход со вторым входом регистра косинусов и к первому входу элемента ИЛИ, ко второму входу которого подключен второй &ЫХОД блока в еделени  первой единицы, выход элемента ИЛИ через вычитатель соединен со вторым входом регистра кода угла. Источники информации, прин тые во внимание при экспертизе 1. Оранский A.M. и др. Быстродействующее .устройство вычислени  синусно- косинусных функций. Изд.БГУ вестник, сер. 1, 1969, З, c.7Z. 2. Авторское свидетельство СССР 591862, кл. G 06 F 1.5/34, 1977 (прототип).sine, the second output of which through the first shift register is connected to the second input of the third totalizer, the first input of which is connected to the first output of the cosine register, the second output of which through the second shift register is connected to the second input of the second totalizer-subtractor. The output of the second adder-subtractor is connected to the input of the register of sines, and the output of the third adder-subtractor is connected to the first input of the register of cosines. The output of the driver of the reference signal through the element OR is connected to the second input of the register of the angle code, and the first output of the register of sines is connected to the second input of the register of cosines. The specified device has a higher accuracy compared with the known device. This increase in accuracy is achieved by reducing the speed in comparison with device 1 by two times, since in the prototype, the Rotation of vector 2 is performed twice. The disadvantage of the prototype is low speed. The purpose of the invention is to improve speed. The goal is achieved due to the fact that a digital device for calculating sine-cosine functions contains an angle code register, a sine register, a cosine register, two shifters, three summators, an iteration counter, a memory block and a synchronization unit whose outputs are connected to clock inputs of registers, with the register of the angle code register connected to the first input of the first adder-subtractor, the output of which is connected to the first input of the register of the corner code, the first input of the second adder-subtractor is connected to the first the sine register, the second output of which through the first shifter is connected to the first input of the third adder-subtractor, the second input of which is connected to the first output of the register of cosines, the second output of which through the second shifter is connected to the second input of the second adder-subtractor, the output of the second adder-subtractor is connected to the first input of the sine register, the output of the third adder-subtractor is connected to the first input of the register of cosines, the output of the iteration counter is connected to the second inputs of the shifters and to the input of the block zyhod memory connected to the second input of the first adder-subtractor third inputs of the adders-subtracters connected to the output of the angle code register, further introduced a first block extracting unit, the initial position setting unit vector. the subtractor, the encoder and the OR element, while the inputs of the allocation unit of the first unit and the subtractor are combined and are the device input, the first output of the allocation unit of the first unit is connected to the input of the encoder, the output of which is connected to the input of the iteration counter, to the input of the initial position vector setting block, the first output of which is connected to the second input of the sine register, and the second output - to the second input of the cosine register, and to the first input of the OR element, to the second input of which the second output of the allocation unit of the first unit is connected nischl, an output of OR via subtractor connected to the second input of the angle code register. With such a construction, the speed of the proposed device is more than doubled compared to the prototype, since the Turn of one vector of operations is completed. Moreover, when performing this operation, fewer iterations are performed, since the initial position of the vector is set in advance. At the same time, the accuracy of calculating the values of sine-cosine functions in the adjacent device is not worse than in the prototype. FIG. 1 is a block diagram of the device; Fig. 2 shows an embodiment of a unit in the first unit. The device contains an angle code register 1, sine and 3 cosine registers 2, subtractors 4-6, shifters 7 and 8, memory block 9, counter 10 and iterations, control block 11, block 12 of the first unit subtractor 13, an encoder 14, the block 15 specifying the initial position of the vector, the element OR 16. The block highlighting the first unit contains the elements OR 17., the elements NOT 18 and the elements AND 19. The block specifying the initial position of the vector 15 can be made as a constant memory device for the number of words equal to the number of bits of the word that defines the angle f or in the form of programs of an o-logical matrix. The computation of sine-cosine functions is based on Wolder's well-known iterative algorithm, namely, the rotation of a vector on a plane by a given angle f:. x- .x -, -. Y i, - 2 ... Y, - Y ,, + € i.i .. xui- 2Ч .i + i-i-i-V (1) where i l, 2,3, ... n is the number of the iteration being performed; n is the number of the last performed and terration, g ,. sign (F,} l /, -, arctg2- -i) The special feature of performing operations (1) is the elongation of the vector at each iteration by Ki times, where K, is (1 +) 1I1. Thus, the total elongation of the vector for n iterations it is equal to PC. The property of lengthening the vector during rotation causes the creation of devices to develop special correction blocks, which negatively affects the speed of the devices. When calculating sine-cosine functions, you can take into account the elongation of the vector for a certain number of iterations. R and Starting Positions when scaling n rotations of the vector from the angle value f, O do, H, the vector modulus takes a single value. Then the x coordinate is equal to the cosmatic coordinate Y, takes the sinif value. Calculation of the sinf and cos4 values can be ori, if the nanal vector is not a vector with; YO o, the coordinates Cho o, but a vector with an angle slightly different from the angle Ч. The angle is an angle numerically equal to the binary value, in which all bits are equal to zero besides the bit whose value is equal to the first unit right in from the sign bit value of the angle H and the bit following it. For example, if 0, OOOi001lOlllOO will correspond to the angle of 0.0001100000000000. The number of iterations necessary to find the values of sin and constant is variable depending on the range of values of the angle H. For the most unfavorable value, when the angle H lies within the range of change from 45 ° to 90 °, the number of rotations of the vector is reduced by two, i.e. Operation The rotation of the vector begins immediately with an interchange, and the initial rotation angle is not 45 °, but 14 8 A decrease in the number of iterations leads to an increase in speed and an increase in the accuracy of calculations by reducing rounding errors in the calculations. the values of the coordinates of the vectors specified by the angles can be calculated in advance by the following relations:, where m is the number of the initial iteration. Then, when the number of rotations of the vector is equal to (n - m + 1), the magnitude of the vector magnitude increases. The value of the modulus of the vector takes a single value with the coordinates x cos ×; sin h The device works as follows. The angle value, for example, 0.000111010111011 goes to the first unit 12 unit. At the unit 12 output, the number 0.0001000000000000 is converted by the element OR 16 to the number 0.0001100000000000. The difference between 1 and C is 0.0000010101010110 written to register 1. the sign bit value of the value of H - H determines the operation mode of the adders 4-6 in accordance with expression (1). The initial positions of the vector 15, developed by the block, and Yn are written to tn m registers 2 and 3. The output code of the encoder 14, corresponding to the value of the initial iteration, is stored in the counter I of iterations and is the address for block 9 of the memory and retrieval the initial angle of rotation of the vector d1 / t. This code is also a pointer to shifters 7 and 8 for the required amount of shift. Thereafter, the execution of the first iteration begins. The register 2 is shifted by the janitor 7, added (subtracted) on the adder 6 with the content register 3, and shifted by the register 8 shifter, the register 3 is subtracted (added) on the adder 5 from the information of the register 2. The obtained results are entered into registers 3 and 2 . The value of register 1 is corrected by adder 4 by the value of d, g selected from memory block 9. Counter 10 iterative increases its value by one. This completes the first iteration. The remaining iterations are performed similarly to the first. The end of the calculation of the sin and cos values is determined by the overflow of the iteration counter. The control device generates the sync signals necessary for the correct operation of the device. The effect of the proposed device in comparison with the prototype is more than doubled. First, one operation is performed Turning a 1sector, while in the prototype two such operations are performed. In addition, performing the initial calculation of the initial position of the vector reduces the number of necessary iterations, which is especially noticeable at small angle values and, thus, further increases the speed of calculation of the values and cos H, as well as increases the accuracy of the calculation. due to the absence of rounding errors when performing a smaller number of iterations. The speed of the proposed Btsae device and in comparison with the known device is due to the smaller number of iterations in performing a single Rotate vector operation. Formula of the invention Digital device for calculating sine-cosine functions, containing an angle code register, a sine register, a cosine register, two switches, three subtractors, an iteration counter, a memory unit and a SYNCHRONIZING block, the KOTOPOFp outputs are connected to clock inputs The output of the carbon code register is connected to the first input of the first adder-subtractor, the output of which is connected to the first VID code register of the corner code, the first input of the second adder-subtractor is connected to the first output of the sine register, the second output through which the first shifter coupled to a first input of a third adder-subtracter, a second. The input is connected to the first output of the register of cosines, the second output of which is connected via the second shifter to the second input of the second cyNwaTopa subtractor, the output of which is connected to the first input of the sine register, the output of the third adder of the cosine register, the output of the iteration counter is connected to the second inputs of the shifters and to the input of the memory block, the output of which is connected to the second input of the first totalizer subtractor, the third inputs of the totalizer subtractors are connected to the output of the angle code register, о t It is due to the fact that, in order to improve speed, a block of the first unit is inserted into it, a block for setting the initial position of the vector, a subtractor, an encoder and an OR element, while the inputs of the block of the first unit and the subtractor are combined and are the device input, the first output of the allocation unit, the first unit is connected to the input of the encoder, the output of which is connected to the input of the iteration counter, to the input of the initial position vector setting block, the first output of which is connected to the second input of the sine register, and the second output d to the second input register cosine and to the first input of the OR gate, to the second input of which is connected the second & edeleni Exit block in the first unit, or an output of the subtractor is connected via a second input of the angle code register. Sources of information taken into account in the examination 1. Orange A.M. and others. High-speed. device for calculating sine-cosine functions. Ed.BGU messenger, sir. 1, 1969, 3, c.7Z. 2. USSR author's certificate 591862, cl. G 06 F 1.5 / 34, 1977 (prototype).

C/rrffflOfyy pffjflC / rrffflOfyy pffjfl

1313

1717

дходapproach

1818

3b/jfo 3b / jfo

IffIff

1717

М/1адш1/у разр дM / 1dsh1 / at bit d

Фаг. ZPhage. Z

Claims (1)

Формула.изобретения 'Claim ' Цифровое устройство для вычисления синусно-косинусных функций, СО- 25 держащее регистр кода угла, регистр синусов, регистр косинусов, два сдвигателя, три сумматора-вычитателя, счетчик итераций, блок памяти и блок синхронизации, выходы которого „ подключены к тактовым входам регистров, причем выход регистра кода угла соединен с первым входом первого сумматора-вычитателя, выход которого подключей к первому вкоду регистра кода угла, первый вход второго сумматора-вычитателя подключен к первому выходу регистра синусов, второй выход которого через первый сдвигатель соединен с первым входом третьего сумматора-вычитателя, второй вход которого подключен к первому выходу регистра косинусов, второй выход которого через второй сдвигатель соединен со вторым входом второго сухматора-вычитателя, выход которого подключен к первому входу регистра синусов, выход третьего сумматора-вычитателя соединен с пер* вым входом регистра косинусов, выход счетчика итераций подключен ко вторым входам сдвигателей и к входу блока памяти, выход которого соединен со вторым входом первого сумматора-вычитателя, третьи входы сумматоров-вычитателей подключены к выходу регистра кода угла, о т л ич ающе е с я тем, что, с целью повышения быстродействия, в него введены блок выделения первой единицы, блок задания начального положения вектора, вычитатель, шифратор и элемент ИЛИ, при этом входа блока выделения первой единицы и вычитателя объединены и являются входом устройства, первый выход блока выделения, первой единицы подключен к входу шифратора, выход которого соединён с входом счетчика итераций, к входу блока задания начального положения вектора, первый выход которого соединен со вторым входом регистра синусов, а второй выход со вторым входом регистра косинусов и к первому входу элемента ИЛИ, ко второму входу которого подключен второй выход блока выделения первой единицы, выход элемента ИЛИ через вычитатель соединен со вторым входом регистра кода угла.A digital device for calculating sine-cosine functions, СО-25 holding an angle code register, sine register, cosine register, two shifters, three adders-subtracters, iteration counter, memory block and synchronization block, the outputs of which are connected to the clock inputs of the registers, and the output of the angle code register is connected to the first input of the first adder-subtractor, the output of which is connected to the first input of the angle code register, the first input of the second adder-subtractor is connected to the first output of the sine register, the second output of which is Through the first shifter is connected to the first input of the third adder-subtractor, the second input of which is connected to the first output of the cosine register, the second output of which through the second shifter is connected to the second input of the second adder-subtractor, the output of which is connected to the first input of the sine register, the output of the third adder is the subtractor is connected to the first input of the cosine register, the output of the iteration counter is connected to the second inputs of the shifters and to the input of the memory block, the output of which is connected to the second input of the first adder of the reader, the third inputs of the adders-subtractors are connected to the output of the angle code register, which is related to the fact that, in order to improve performance, a block for selecting the first unit, a unit for specifying the initial position of the vector, a subtractor, an encoder and an element are introduced OR, in this case, the input of the allocation unit of the first unit and the subtractor are combined and are the input of the device, the first output of the allocation unit, the first unit is connected to the input of the encoder, the output of which is connected to the input of the iteration counter, to the input of the unit for setting the initial position torus, the first output of which is connected to the second input of the register of sines, and the second output with the second input of the register of cosines and to the first input of the OR element, the second input of which is connected to the second output of the selection unit of the first unit, the output of the OR element through a subtracter is connected to the second input of the code register angle.
SU802895991A 1980-01-07 1980-01-07 Digital device for computing sine-cosine functions SU926651A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802895991A SU926651A1 (en) 1980-01-07 1980-01-07 Digital device for computing sine-cosine functions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802895991A SU926651A1 (en) 1980-01-07 1980-01-07 Digital device for computing sine-cosine functions

Publications (1)

Publication Number Publication Date
SU926651A1 true SU926651A1 (en) 1982-05-07

Family

ID=20883544

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802895991A SU926651A1 (en) 1980-01-07 1980-01-07 Digital device for computing sine-cosine functions

Country Status (1)

Country Link
SU (1) SU926651A1 (en)

Similar Documents

Publication Publication Date Title
US4366536A (en) Modular digital computer system for storing and selecting data processing procedures and data
CN110998514B (en) Interruptible trigonometric operations
US5859994A (en) Apparatus and method for modifying instruction length decoding in a computer processor
WO2018194952A1 (en) Mixed signal computer architecture
SU926651A1 (en) Digital device for computing sine-cosine functions
CN110688153B (en) Instruction branch execution control method, related equipment and instruction structure
US5390306A (en) Pipeline processing system and microprocessor using the system
US6021487A (en) Method and apparatus for providing a signed integer divide by a power of two
JP3421933B2 (en) Arithmetic processing unit and electronic computer
US3319057A (en) Parallel division with separate carry storage
US6141670A (en) Apparatus and method useful for evaluating periodic functions
US4323978A (en) Arithmetic element based on the DDA principle
SU888131A1 (en) Processor for computing elementary functions
Putrino et al. Resolution of branching with prediction
SU928348A1 (en) Device for calculating trigonometric functions
SU1478213A1 (en) Sine and cosine computer
SU651317A1 (en) Digital interpolator
SU1262486A1 (en) Device for calculating values of trigonometric functions
SU868753A1 (en) Digital device for computing sine-cosine functions
US9747074B2 (en) Division circuit and microprocessor
SU1168931A1 (en) Pipeline device for calculating values of trigonometric functions
SU1522197A1 (en) Device for calculation of cosine of a number
JPS595941B2 (en) Data array engineering
SU1238065A1 (en) Device for extracting square root of sum of two squared numbers
JPS6029409B2 (en) Trigonometric function calculation device