SU922786A1 - Интегратор - Google Patents

Description

(54) ИНТЕГРАТОР

1 . , Изобретение относитс  к аналого-ци4ь, ровой вычислительной технике, предназначено дл  выполнени  операций интегрировани  лри моделировании интеграла и подагатегральной функции напр жени ми посто нного тока и может найти применение в быстро развивающихс  в насто щее врем  самонастраивающихс  (адаптивных) аналого-цифровых преобразовател х , например интегрирующих вольтметрах с автоматическим выбором предела , позвол ющих подстраивать интервал интегрировани  к периоду помех сети, в аналоговых и аналого-цифровых вычислительных устройствах, решающих дифференциальные уравнени , дл  решени  задач предварительной обработки сигналов управ лени  - сглаживани , формировани  и преобразовани  импупьсных сигналов, при построении контрольно-измерительной аппаратуры . На современном этапе развити  интеграторов к ним предъ вл ютс  следующие требовани : сохранение точности интегратора в широком температурном диапазоне , возможность автоматической выставки коэффициента передачи интегратора КПИ с высокой точностью и построение точных интеграторов на неточных элементах . , Основными способами изменени  коэффициента передачи, интегратора до сих пор остаютс  ручна  настройка, а также автоматическа  настройка при помоши серводвигателей и потенциометров 11 . Врем  йастройки отдельного интегратора , даже в случае автоматической установки , составл ет единицы и дес тки секунд, а Щ)ем  настройки всей системы дес тки минут. EcTecTBeHHOj такое врем  уже мало удовлетвор ет потребност м современной вычислительной техники. Известные попытки автоматизации процесса, предполагающие изменение посто нной времени интегратора .22 , не решают целиком задачи, так как главный недостаток всех этих устройств - ограниченный диапазон изменени  коэффициента передачи, что ведет к снижению точности даже в случае использовани  прецизионных элементов . Наиболее близким к изобретению по при}щипу работы  вл етс  интегратор, содержащий операционный усилитель, компаратор, управл емую проводимость , счетчик, генератор, элемент И, конденсатор и аналоговые ключи, причем два ключа включены последовательно и соедин ют вход опорного напр жени  и сигнальный вход интегратора, первый вход цифров.й управл емой проводимости подключен к инвертирующему входу операционного усилител , конденсатор включен между инвертирующим входом операционного усилител  и его выходом, который также подсоединен к инвертирующему входу компаратора, выход генератора соединен с первым входом элемента . И, выход которого подключен к суммирующему входу счетчика, а выходы разр дов счетчика соединены с управ л ющими входами цифровой управл емой проводимоеги ГЗ . Недостатками известного интегратора  вл ютс  низка  точность, пршщипий ьна  невозможность выставки произвольного коэффициента передачи интегратора (РШЙ), наличие в схеме прецизионных элементов дл  обеспечени  высокой точности КПИ и узкий диапазон изменени  корректируемого КПИ. Целью изобретени   вл етс  повышение точности интегрировани , расширение диапазона изменени  коэффициента пёр&дачи интегратора. Указанна  цель достигаетс  тем, что в интегратор, содержатций интегрирующий усилитель, параллельно интегрирующему конденсатору которого включен первый ключ, компаратор, первый вход которого подключен к выходу интегрирующего усилител , второй вход - к входу опорного напр жени  интегратора, а выход - к первому ВХОДУ блока управлени , второй и третий ключи, включегшые последовательно между сигнальнь1м входом и входом опорного напр жени  интегратора, реверсивный счетчик, суммирующий вход которого через первый элемент И соединен с выходом генератора импульсов, а выходы разр дов подключены к управл ю щему входу цифровой управл емой проводимости , первый вывод которой св зан с входом интег-рирующего усилител , приче управл ющие входы первого, второго и третьего ключей и второй вход первого 9 6 элемента И подключены соответственно к первому, второму, третьему и четвертому выходам блока управлени , введены дополнителоный реверсивный счетчик и три элемента И, первые входы которых подключены к выходу генератора импульсов , выходы второго и третьего элементов И соединены с вычитающими входами основного и дополнительного реверсивных счетчиков, суммирующий, вход дополнительного реверсивного счетчика подключен к выходу четвертого элемента И, вторые входы второго и четвертого элементов И соединены с п тым вьжодом блока управлени , шестой выход которого подключен к второму входу третьего элемента И, а седьмой и восьмой - к входам разрешени  установки кода реверсивных счетчиков , входы приема кода которых соединены с управл ющим входом интегратора , выход обнулени  и выход старшего разр да дополнительного реверсивного счетчика подключены соответственно к второму и третьему входам блока управлени , а второй вывод цифровой управл емой проводимости соединен с общим выводом второго и третьего ключей, А также тем, что блок управлени  содержит ftS - триггер, установочный вход которого  вл етс  входом блока управлени , а счетный вход подключен к выходу первого одновибратора, соединенному с первыми входами первого, второго и третьего элементов И, вторые входы которы соединены соответственно с инверсным и пр мым выходами D -триггера и инверсным выходом RS-триггера, пр мой выход которого подключен к первому входу первого элемента ИЛИ, соединенному вторым входом с выходом четвертого элемента И,  вл ющимс  четвертым выходом блока управлени , первые входал четвертого и п того элементов И св заны с выходом шестого элемента И, входами соединенного с пр мьш выходом D -триггера и выходом второго одновибратора, вход которого подключен к выходу второго элемента И,  вл ющемус  вторым выходом блока управлени , вторые входы четвертого и п того элементов И подключены к выходу второго элемента ИЛИ, входы которого  вл ютс  вторым входом блока управлени , а выход через первый инвертор соединен с третьим входом третьего элемента И, выход которого подключен к установочному входу D -триггера, соединенному счетным входом через седьмой элемент И с входами задани  режима рабрты.

5 6227866

Claims (3)

1. один из которых  вл етс  седьмым выхо- входами ключей 12-14, входами разрешедом блока управлени , третьи входы ни  установки.кода счетчиков 4 и 5 и вертого и п того элементов И соединены соответственно с входом и выходом второго инвертора, первый, второй и третий входы третьего элемента ИЛИ подключены соответственно к пр мому выходу В триггера , выходам шестого и первого элементов И, а его выход через третий одновибратор соединен с входом первого одновибратора, причем выходы третьего одновибратора, первого и п того элементов И, первого и третьего элементов ИЛИ  вл ютс  соответственно первым, третьим, п тым, шестым и восьмым вь1- ходами блока управлени , а вход второго инвертора  вл етс  третьим входом блока управлени . На фиг. 1 дана функциональна  схема предлагаемого интегратора; на фиг. 2 -, один из возмо5КЕа.1х вариантов блока управлени . Интегратор (фиг. 1) содержит интегрирующий усилитель 1, компаратор 2, цифровую управл емую проводимость . . (ЦУП) 3, реверсивные счетчики 4 и 5, генератор 6 импульсов, элементы И 710 , интегрирующий конденсатор 11, клю чи 12-14 и блок 15 управлени . Первый вход ЦУП 3 через ключи 12 и 13 соединен соответственно с сигнальным входом Ujj( и входом опорного напр жени  Don интегратора, а второй вход подключен к инвертирующему входу интегрирующего усилител  1. Конденсатор 11 и параллельно включенный ему ключ 14соедин ют инвертирующий вход усилител  1 и его. выход,. которйй прдключён к инвертирующему входу компаратора 2. Неинвертирующий вход компаратора 2 соединен с входом опорного напр жени  интегратора. Выход генератора 6 подключен к первым входам элементов. И 7-10, выходы элементов И 7 и 8 со динены соответственно с вычитающим и су олирующим входами реверсивного счетчика 4, а выходы элементов И 9 и 10 подключены соответственно к вычитающему и суммирующему входам реверсивного счетчика 5. Входы приема кода счетчиков 4 и 5 соединены с управл ьо .щим входом интегратора. Выходы раз-, р дов счетчика 4 подключены к управл в щим входам цифровой управл емой прово димости 3. Выход компаратора 2, а так же выход обнулени  и выход старщего разр да счетчика 5 .подключены к вх.одам блока 15 управлени , а выходы блока 15управлени  соединены с управл ющим вторыми входами элементов И 7-10. Блок 15 управлени  (фиг. 2) содержит В-триггер 16, RS -триггер 17, выходы которых соединены с входами элементов И 18-22 и элемента ИЛИ 23, одновибраторы 24, 25 и 26, элементы И 27, 28, элементы ИЛИ 29, 30 н инверторы 31, 32. Входы элемента И 28  вл ютс  входами задани  режима работы . Интегратор работает в трех режимах; первый - рабочий режим, когда интегратор выполн ет интегрирование входного сигнала, второй - изменение КПИ, третий - коррекции КПИ. . .Дл  по снени  функционировани  интегратора рассмотрим второй режим, так как первый выполн етс  обычным образом , а третий входит как составна  часть во второй. Цикл работы в режиме изменени  КПИ состоит из четырех различных тактов; в первом такте- производитс  прием кода, задающего значение требуемого 1Ш второй такт предназначен дл  установки нут левых начальных условий интегратора, в третьем такте вычисл етс  разность межДУ реальным и требуемым КПИ, четвертый такт - коррекци  кода, задающего значение КПИ при условии его отличи  от требуемого. Далее, если полученна  после коррекции погрешность превышает заданную величину, такты 2, 3, 4 повтор ютс  до уменьшени  погрещности до требуемой . В третьем режиме работы устройства выполн ютс  такты 2, 3 и 4. В первом такте на вход разрешени  установки кода счетчика 4 подаетс  сих нал, разрешаю.щий запись параллельного кода NT , з:адающего значение требуемого КПИ, на счетчик 4. Выходы счетчика управл ют ключами ЦУП 3. Реальный КПИ, полученный после приема кода Nf . имеет приведенную погрешность, выраженную формулой , т,,ЬЛА1., ц где л Ч - погрешность температурного и временного ухода конденсатора обратной св зи и входного резистора, а также по-. грешность изготовлени  этих элементов, приведенна  к эквивалентному измени1ию входной проводимости; дУд - погрешность, вносима  в ЦУП . . где - относительна  погрешность ЦУП (погрешность изготовлени ); Уц, - макЬимальное значение,проводимости ЦУП, Во второмтакте замйкветс  ключ 1 ( остальные разомкнуты) и разр жает конденсатор 11 до нул . Одновременно код NT принимаетс  на счетчик 5 подачей сигнала на вход разрешени  установ ки кода счетчика 5. В третьем такте замыкаетс  ключ 1 ( остальные разомкнуты), а на второй вход элемет-а И 9 подаетс  сигнал, раз решающий прохождение импульсов с гене ратора 6 на вычитающий вход счетчика 5. Интервал времени с момента подачи на вход интегратора напр жени  OQ до момента сравнени , фиксируемого компа ратором 2, равен реальной посто нной времени интегратора. Частота генератора 6 выбираетс  таким образом, чтобы к моменту времени, равному требуемой посто нной времени, состо ние счетчика 5 бьшо нулевым, тогда ко времени по влени  сигнала сравнени  с компаратора на счетчик 5 прекращаетс  подача импульсов и на нем фиксируетс  код, пропорциональный разности реальной и требуемой посто нной . Если состо ние счетчика 5 нулевое, то коррекдн  закончена, если нет - У9тройство переходит к четвертому такту рабочът, В четвертом такте, в зависимости от знака разности, наход щейс  в счетчике 5, подаютс  сигналы на элементы И 7 и 9 или на 8 и 10, разрешающие прохож дение импульсов с Генератора 6 на сумм рующие или вычитающие входы счетчико 4 и 3, а в момент равенства нулю содержимого счетчика 5 сигналы снимаютс . Таким образом, в этом такте код разности, пропорциональный погрешности КПИ, вычитаетс  или складываетс  с со держимым счетчика 4. Погрешность КПИ после первого такта коррекции определ етс  из формулы Д(ДЧ+йХ. ) .(uV4u4u,) гЛТ V t(6V+uXj Y,) ,(У(ЛУи,) 1t((AY-KA4u,) где ) - погрешность, вносима  оцсемой коррекции при компенсации погрешносги КПИ, равной(йУ i равИД .)c(uN+u4 ). После п такта коррекции погрешность КПИ выражаетс  следующим образом: /,K rKWYj n(fX + ,)t...) -Иц)К)Число тактов коррекции определ етс  из выражени  . gtf( 0 у,- (,) К,- I j f . I Ч Где о - дискретность изменени  лроводимости ЦУП.. Число тактов коррекции дл  реальных устройств оказываетс  равным 2-4. Из сравнени  формул видно, что при равных начальных услови х (в выражени х можно положить с ЧхсЛТ) уже на втором таасте коррекции предлагаемое устройство обеспечивает большую точность КПИ, чем известное. - Таким образом, предложенное устройство имеет следующие отличительные особенности, обусловливакивие эффективность его применени . 1.Возможность работы с ЕЫСОКОЙ точностью в широком температурном диапазоне , что объ сн етс  способностью схем автоматически сохран ть установленный КПИ вне зависимости от изменени  внешних условий и характ истик : пассивных элементов устройства. 2.Возможность автоматической установки коэффициента передачи интегратора по сигналу, представленному в двоичном коде. 3.Отсутствие в схеме прецизионных и термостабильныэс пассивных элементов, что существенно рбпегчает изготовление устройств в интегральном-исполнении. К примеру, аналоговые юпочи, примен емые в пифроуправл емых резисторах, могут быть: а)с большим временем коммутации, так как эти ключи переключаютс  лишь в специально отведеннь1е моменты времени в режиме коррекции; б)с большим разбросом сопротивлени  открытого канала, потому что эта величина входит в погрешность элемен; тов ЦУР, котора  может достигй1ть дес тков процентов. В св зи с этим открываетс  возможность серийного выпуска грубых, а, с е доватепьно, очень чешевых ЦУР в инте гральном исполнении, предназначенных дл  работы в устройствах с автоматичес кой цифровой коррекцией. 4. Исключаетс  индивидуальна  (ручна ) настройка отдельных схем, что обусловлено способностью цепи коррекции компенсировать технологический разброс пассивных элементов в едингаш дес тки , процентов. 5. Устройства на требуют наличи  точных источников опорного напр жени . Формула изобретени  1. Интегратор, содержащий интегрирующий усилитель, параллельно интегрирующему конденсатору которого включен первый клкн, компаратор, первый вход которого подключен к выходу интегрирую щехх) усилител , второй вход - к входу опорного, напр жени  интегратора, а выход - к первому входу блока управлени  второй и третий ключи, включенные последовательно между сигнальным входом и входом опорного напр жени  интеграто ра, реверсивный счетчик, суммирующий вход которого через первый элемент И соединен с выходом генератора импульсое , а выходы разр дов подключены к управл ющему входу цифровой управл емой проводимости, первый вьгеод которой св зан с входом интегрирующего усилител , причем .управл ющие входы первого, второго и третьего ключей и второй вход первого; элемента И подключены соответственно к первому, второму , третьему и четвертому выходам блока управлени , отличающийс   тем, что, с целью повыщени  точНОС-1-И интегрировани  и расщирени  диапазона изменени  коэффициента Передачи интегратора, в него введены дополнитель ный реверсивнь1Й счетчик и три элемента И, первые входы которых подключены к выходу генератора импульсов, выходы второго и третьего элементов И соедине ны с вычитающими входами основного и дополнительного реверсивных счетчиков, суммирующий вход дополнительного реверсивного счетчика подключен к выходу четвертого элемента И, вторые входы второго и четвертого элементов И соеди нены с п тым выходам блока управлени  шестой выход которого подключен к BTOI рому входу третьего элемента И, а седьмой и восьмой - к входам разрещени  установки кода реверсивных счетчиков, входы приема кода которых соединены с управл ющим входом интегратора, выход обнулени  и выход старшего разрйда дополнительного реверсивного счетчика подключены соответственно ,к второму и третьему входам блока управлени , а второй вывод цифровой управл емой проводимости соединен с общим выводом . второго и третьего ключей.
2. 2. Интегратор по п. 1, о т л и ч а ю - щ и и с   тем, что блок управлени  содержит R5 -триггер, установочный вход которого  вл етс  первым входом блока управлени , а счетный вход подключен к выходу первого одновибратора, соединен-с ному с первыми входами первого, второго и третьего элементов И, вторые входы которых соединены соответственно с инверсным и пр мым выходами Г -триггера и инверсным выходом RS -триггера, пр мой выход KOTopoi-o подключен к первому входу первого элемента ИЛИ, соединенному вторым входом с выходом четвертого элемента И,  вл ющимс  четвертым выходом блока управлени , первые входы четвертого и п того элементов И св заны с выходом шестого элемента И, входами соединенного с пр мым выходом D -триггера и выходом второго одновибратора, вход которого подключен к выходу второго элемента И,  вл ющемус  вторым выходом блока управлени , вторые входы четвертого и п того элементов И подключены к выходу второго элемента ИЛИ, входы которого  вл ютс  вторым входом блока управлени , а выход через первый инвертор соединен с третьим входом третьего элемента И, выход которого подключен к установочному входу D -триггера, соединенному счетным входом через седал юй элемент И с.входами задани  работы, один из которых  вл етс  седьмым выходом бло- . ка управлени ,: третьи, входы четвертого и п того элеме1ггов И соединены соответственно с входом и выходом второго инвертора, первый, второй и третий входы третьего элемента ИЛИ подключены сосхгветственно к пр мому выходу D -триг , выходам щестого и первого, элементов И, а его выход через третий одновибратор соединен с входом первого одновибратора, причем выходы третьего одновибратора, первого и п того элементов И, первого и третьего элементов или  вл ютс  соответственно первым, третьим, п тым, шестым и восьмым выходами блока управлени , а юсод второго инвертора  вл етс  третьим входом блока управлени . Источники информации. Прин тые во внимание при экспертизе 1. Корн Г., Корн Т. Электронные аналоговые и аналоговот 4ифровые вычисли9

   Фиг.1 612 тельные машины. Т. 2. М., Мир, 19Ь8,. с. 141-142. 2. Патент США № 3541318, кл. 235-183, опублик. 1970.
3. 3. Артамонов А. Б., Смирнов А. М. Функционалызпые кодирующие преобразователи на основе раэвертываюших систем. Проблемы создани  преобразователей формы информации, ч. 1, Киев, Наукова :Думка, 1976, с. 14О-144, рис. 2

   изм. Корр.

   Фи.2