Claims (2)
ПИТАНИЯ подключен к возбузвдающему входу запоминающей схемы, а инверсный R-вход триггера через резистор подключен к общей и через стабилитрон и контакт реле напр жени - к питающей шинам. На чертеже представлена схема устройства . Схема устройства содержит шину питани 1 блока управлени 2, шину Разрешение записи 3 и общую шину 4, реле контрол напр жени сети 5, стабилитрон 6, резистор 7, шину питани 8, D-триггер 9, запоминающую матрицу 10, буферный 11 и основной 12 источники питани с разв зывающими диодами 1-3 и 14, контакт 15 реле 5. Напр жение источника 11 несколько ниже напр жени источника питани 12, поэтому при работе источника 12 к диоду 14 приложено обратное, а диоду 13 - пр мое напр жение, вследствие чего блок 2, триггер 9 и матрица 10 наход тс под напр жением источника 12. й сокий потенциал с шины 1 через замкнутый контакт 15, стабилитрон 6 поступает на кнверсный й-вход триггера 9, тем самым разрешаетс прохождение сигнала .Разрешение записи с блока управлени 2 по шине 3 через триггер 9 на вход Запись матрицы 10. При отключении источника 12 по вторичной цепи посто нного тока потенциал на шине начинает уменьшатьс и при падении его ниже, чем напр жение источника 11, к диоду 13 прилагаетс обратное а диоду 14 - пр мое напр жение, вследствие чего триггер 9 и матрица 10 наход тс под напр жением источ1ника 11. При дальнейшем снижении потенциала на шине 1 сопротивление стабилитрона 6 начинает резко возрастать , вследствие чего на инверсный Ч -вход триггера 9 через резистор 7 поступает низкий потенциал с шины 4, -и тем самьом триггер 9 блоки рует прохождение сигналов Paspeiae ние записи с блока управлени 2 по шине 3 на вход матрицы 10. При включении источника 12 на Ыине 1 во станавливаетс рабочий потенциал и на и-вход триггера 9 поступает высо кий сигнал, что обеспечивает возмож ность обращени к матрице 10. При отключении источника 12 первичной цепи переменного тока реле 5, обладающее меньшей инерционностью, чем источник 12, отключаетс быстрее па дени потенциала на шине 1 до величины , меньшей напр жени стабилизации стабилитрона 6.При этом контакт 15 отключаетс и на вход триггера 9 через резистор 7 поступает низкий . потенциал с шины 4, чем запрещаетс обращение к матрице 10. Устройство имеет простую схему и обеспечивает повышенную надежность и быстродействие защиты. Формула изобретени Устройство дл защиты электронной запоминающей схемы от нарушений питани , содержащее триггер, св занный с блоком управлени , блок контрол напр жени , основной и буферный источники питани , подключенные к общей и питающим шинам, и реле напр жени , подключенное к сети питани , отлич ающее с тем, что, с целью повышени надежности, оно снабжено резистором и стабилитроном, а блок контрол питающего напр жени выполнен на тз-триггере, информационный вход которого соединен с выходом Разрешение записи , блока управлени , пр мой выход триггера подключен к во-збуждающему входу запоминающей схемы, а инверсный R-вход триггера через резистор подключен к общей и через стабилитрон и контакт реле напр жени - к питающей шинам. Источники информации, прин тые во внимание при экспертизе 1.Патент Японии №52-47858, кл. Н 02 Н 7/12, 1977. The power supply is connected to the exciting input of the memory circuit, and the inverse R input of the trigger through a resistor is connected to the common and through the zener diode and the voltage relay contact to the power supply bus. The drawing shows a diagram of the device. The device diagram contains the power supply bus 1 of the control unit 2, the bus Write resolution 3 and the common bus 4, the mains voltage control relay 5, the zener diode 6, the resistor 7, the power bus 8, the D-flip-flop 9, the storage matrix 10, the buffer 11 and the main 12 power supplies with isolating diodes 1-3 and 14, contact 15 of relay 5. Source voltage 11 is slightly lower than the voltage of power supply 12, therefore, when source 12 is operating, the opposite is applied to diode 14, and direct voltage is applied to diode 13 due to which block 2, trigger 9 and matrix 10 are under the voltage of source 12. The high potential from bus 1 through the closed contact 15, the zener diode 6 is fed to the C-in entrance of the trigger 9, thereby allowing the signal to flow. Recording from the control unit 2 on the bus 3 through the trigger 9 to the input of the matrix 10. When the source 12 is turned off the secondary circuit of the direct current potential on the bus starts to decrease and when it drops below the voltage of source 11, the reverse diode 13 is applied and direct voltage 14 is applied to diode 14, as a result of which trigger 9 and matrix 10 are energized by source 11 With further the potential of bus 1 decreases the resistance of the Zener diode 6 begins to increase sharply, as a result of which the low potential from the bus 4 enters the inverse H input of trigger 9, and the trigger 9 itself blocks the passage of signals from the control unit 2 through the bus 3 to the input of the matrix 10. When the source 12 is turned on, on Win 1, the operating potential is set, and a high signal arrives at the trigger input 9, which makes it possible to access the matrix 10. When the source 12 of the primary AC circuit of the relay 5 is disconnected, less inertia than source 12 is turned off faster than the potential drop on bus 1 to a value less than the voltage of stabilization of Zener diode 6. At the same time, contact 15 is turned off and low-level input to trigger input 9 through resistor 7. potential from bus 4, which prohibits access to the matrix 10. The device has a simple circuit and provides increased reliability and speed of protection. Claim device A device for protecting an electronic storage circuit from power failures, comprising a trigger associated with a control unit, a voltage monitoring unit, main and buffer power sources connected to common and supply buses, and a voltage relay connected to the power supply, is different This is due to the fact that, in order to increase reliability, it is equipped with a resistor and a zener diode, and the supply voltage control unit is made on a TZ-trigger, whose information input is connected to the output Record enable, control unit , A direct output connected to the trigger during zbuzhdayuschemu-entry memory circuit, and an inverse R-input of flip-flop through the resistor is connected to common and through a zener diode and a relay contact voltage - to the supply busbars. Sources of information taken into account in the examination 1. Japanese Patent No. 52-47858, cl. H 02 H 7/12, 1977.
2.Патент США 4.122.359,307-64, .19.76.2. US Patent 4.122.359,307-64, .19.76.