ризонтально отклон ющими пластинами электроннолучевой трубки, вертикально отклон ющими пластинами подключенно к выходу усилител вертикального отклонени , и блок синхронизации,вход которого св зан с шиной синхросигнала , снабжен синхронизируемым генератором серий импульсов, двум счетчиKSMkP импульсов, двум компараторами кодов, двум регистрами, селектором и делителем числа импульсов, первый вХод которого соединен с первым выходом второго регистра, второй вход с выходом селектора, авыход со вторым входом стробоскопического преобразовател и первым входом первого регистра, выход которого подключен ко второму входу цифрового запоминающего блока, а второй вход к первому выходу первого счетчика kj первому входу первого компаратора кодов, выход которого св зан с управ л ющим входом селектора, а второй вход - с выходом второго счетчика и вторым входом второго компаратора ко дов, первый вход которого соединен с вторым выходом второго регистра, а выход - с вторым входом второго счетчика, первый вход которого подключен ко второму выходу первого счетчика и второму входу синхронизируемого генератора серий импульсов, первым входом св занного с выходом блока синхронизации, а выходом - с первым входом первого счетчика и сиг нальным входом селектора. На чертеже представлена блок-схема устройства. Устройство состоит из блока 1 синхронизации, синхронизируемого генератора 2 серий импульсов, первого счетчика 3 импульсов, первого компаратора 4 кодов, второго счетчика 5 импульсов, селектора 6, делител 7 числа импульсов, второго компаратора 8 кодов, стробоскопического преобразовател 9. первого и второго регист ров 10 и 11 сдвига, аналого-цифрового преобразовател (АЦП) 12, цифрового запоминающего блока 13, цифро- , аналогового преобразовател СЦАП) усилител 15 вертикального отклонени и электроннолучевой трубки ( ЭЛТ) 16. Устройство работает следующим образом . Синхроимпульсы, жестко прив занны LKO входному сигналу, с выхода блока 1 синхронизации поступают на вход синхронизируемого генератора 2, который с проходом синхросигнала начинает генерировать серию импульсов. В исходном состо нии числа, записанные в счетчиках 3 и 5 равны, и селектор 6 в момент прихода первого импульса серии открыт сигналом с выхода компаратора k кодов. Часть импульсов серии, прошедша в течение периода входного сигнала через селектор 6, исключаетс делителем 7 с тем, чтобы врем между двум стробимпульсами на выходе делител 7 было достаточным дл обработки одной выборки. Число в счетчике 3 увеличиваетс на единицу с каждым импульсом генератора 2. Сигнал переполнени этого счетчика вырабатываетс в конце обработки одного периода входного сигнала , останавливает генератор 2 серий импульсов и добавл ет единицу в счетчик 5С приходом второго синхросигнала и второй копии входного сигнала вновь генерируетс сери импульсов, подсчитываемых счетчиком 3- Сигнал равенства кодов счетчиков 3 и 5 возникает на выходе компаратора Ц со сдвигом во времени относительно синхросигнала на период импульсов серии. Вследствие этого этот импульс на выходе делител 7 по вл ютс со сдвигом во времени относительно синхронисигнала на период импульсов серии. Узким образом, при каждом повторении сигнала вс сери импульсов сдвигаетс на шаг, равный периоду импульсов серии, что позвол ет в течение развертки одной копии сигнала выбрать несколько мгновенных значений сигнала, а при достаточно длинных развертках наблюдать однократные сигналы в режиме реального времени. Число временных сдвигов серии стробимпульсов определ етс коэффициентом делени делител 7 хран щимс в регистре 11. В момент равенства чисел в счетчике 5 и регистре 11 (когда получены все выборки входного сигнала) по вл етс импульс на выходе компаратора 8, которым счетчик 5 сбрасываетс в ноль. С приходом следующего строб-импульса цикл формировани серий стробимпульсов повтор етс , Стробимпульсы с выхода делител 7 подаютс на вход регистра 10, где стробируетс адресна информаци .Horizontally deflecting plates of a cathode ray tube, vertically deflecting plates connected to the output of a vertical deflection amplifier, and a synchronization unit, whose input is connected to a clock signal bus, is equipped with a synchronized pulse train generator, two KKSMkP pulse counters, two code comparators, two registers, a selector and a divider the number of pulses, the first input of which is connected to the first output of the second register, the second input with the output of the selector, the output with the second input of the stroboscopic transducer and the first input of the first register, the output of which is connected to the second input of the digital storage unit, and the second input to the first output of the first counter kj, the first input of the first code comparator, the output of which is connected to the control input of the selector, and the second input - with the output of the second the counter and the second input of the second comparator are the codes whose first input is connected to the second output of the second register, and the output to the second input of the second counter, the first input of which is connected to the second output of the first counter and the second input b the synchronized generator of a series of pulses, the first input associated with the output of the synchronization unit, and the output with the first input of the first counter and the signal input of the selector. The drawing shows the block diagram of the device. The device consists of a synchronization unit 1, a synchronized generator of 2 series of pulses, a first counter of 3 pulses, a first comparator 4 codes, a second counter 5 pulses, a selector 6, a divider 7 number of pulses, a second comparator 8 codes, a stroboscopic converter 9. first and second registers 10 and 11 shift, analog-to-digital converter (ADC) 12, digital storage unit 13, digital-to-analog converter SCAP) vertical deflection amplifier 15 and a cathode ray tube (CRT) 16. The device works with eduyuschim way. The clock pulses, which are rigidly connected to the LKO input signal, from the output of the synchronization unit 1 are fed to the input of the synchronized generator 2, which, with a pass of the clock signal, begins to generate a series of pulses. In the initial state, the numbers recorded in the counters 3 and 5 are equal, and the selector 6 at the moment of arrival of the first pulse of the series is opened with a signal from the output of the comparator k codes. The part of the series of pulses that have passed during the period of the input signal through the selector 6 is eliminated by the divider 7 so that the time between two strobe pulses at the output of the divider 7 is sufficient for processing one sample. The number in counter 3 increases by one with each pulse of generator 2. The overflow signal of this counter is generated at the end of processing one period of the input signal, stops the generator of the 2 pulse series and adds one to the counter 5C by the arrival of the second clock signal and the second copy of the input signal is again generated a series of pulses counted by counter 3- The equality signal of counter codes 3 and 5 occurs at the output of the comparator C with a shift in time relative to the sync signal for the period of the impulses of the series. As a consequence, this pulse at the output of the splitter 7 appears with a shift in time relative to the synchronization signal for the period of the impulses of the series. In a narrow way, with each repetition of the signal, the entire series of pulses is shifted by a step equal to the period of the series pulses, which allows you to select several instantaneous values of the signal during the sweep of one copy of the signal, and to observe single signals in real time for sufficiently long scans. The number of time shifts of a series of strobe pulses is determined by the division factor of divider 7 stored in register 11. At the moment of equality of the numbers in counter 5 and register 11 (when all input signal samples are received) a pulse appears at the output of comparator 8, which counter 5 resets to zero . With the arrival of the next strobe pulse, the cycle of formation of a series of strobe pulses is repeated, Strobe pulses from the output of the divider 7 are fed to the input of the register 10, where the address information is gated.