Claims (1)
Изобретение относитс к электросв зи и может быть использовано дл передачи данных . Известно устройство дл передачи информации в частотном коде, содержащее последовательно соединенные избирательный усилитель, режекторный фильтр, нульорган , блок задержки и декодер, выход которого через обратный канал св зи соединен с частотным манипул тором, вход избирательного усилител соединен с каналом св зи 1. Однако в известном устройстве недостаточна помехоустойчивость. Цель изобретени - повышение помехоустойчивости . Дл достижени этой цели в устройство дл передачи информации в частотном коде , содержащее последовательно соединенные избирательный усилитель, режекторный фильтр, нуль-орган, блок задержки и декодер , выход которого через обратный канал св зи соединен с входом кодера, выход которого соединен с частотным манипул тором вход избирательного усилител соединен с каналом св зи, введены два ключа, сумматор , инвертор, буферный регистр, блок равнозначности и счетный триггер, причем выход кодера через последовательно соединенные буферный регистр, блок равнозначности, счетный триггер, один ключ и инвертор соединен с одним входом сумматора, другой вход которого через другой ключ соединен с выходом частотного манипул тора, соединенным с другим входом одного ключа, другой вход другого ключа соединен с другим выходом счетного триггера, выход кодера соединен с другим входом блока равнозначности , выход сумматора соединен с каналом св зи. На чертеже изображена структурна электрическа схема предлагаемого устройства . Устройство содержит кодер 1, частотный манипул тор 2, канал 3 св зи, избирательный усилитель 4, режекторный фильтр 5,. нуль-орган 6, блок 7 задержки, декодер 8, обратный канал 9 св зи, буферный регистр 10, блок 11 равнозначности, счетный триггер 12, ключи 13 и 14, инвертор 15 и сумматор 16. Устройство работает следующим образом. Сигнал от источника информации поступает в кодер 1, где кодируетс заданным кодом и далее поступает на частотный манипул тор 2, который вырабатывает одну из N-возможных частот в зависимости от кода на выходе кодера 1. Полученный одночастотный сигнал через ключ 13, сумматор 16, канал 3 св зи, избирательный усилитель 4 поступает на режекторный фильтр 5, который перестраивает полюс режекции до тех пор, пока он не совпадает с частотой передаваемого сигнала, о чем будет свидетельствовать по вление напр жени на нуль-органе 6, после чего перестройка прекращаетс . Заданное врем присутстви нулевого напр жени на выходе режекторного фильтра 5 отсчитываетс блоком 7 задержки, по истечении которого сигнал поступает на декодер 8, где декодируетс и выдаетс получателю . При смене частоты в следующей посылке на выходе режекторного фильтра 5 по витс всплеск напр жени , который фиксируетс нуль-органом 6 и используетс дл синхронизации . Если же несколько идущих подр д посылок имеют одну и ту же частоту, то на границе посылок всплески напр жени на выходе режекторного фильтра 5 отсутствуют , что приводит к нарущению посылочнЪй синхронизации и к снижению помехоустойчивости передачи. Дл устранени этого недостатка, код посылки с выхода кодера 1 записываетс в буферный регистр 10. При поступлении следующей посылки ее код сравниваетс с кодом предыдущей на блоке 11 равнозначности. Если коды совпадают, на выходе блока 11 равнозначности по вл етс импульс, опрокидывающий счетный триггер 12 в противоположное состо ние. При этом ключ 13 закрываетс , ключ 14 открываетс и сигнал с выхода частотного манипул тора 2 поступает на сумматор 16 через инвертор 15. Таким образом, если соседние посылки имеют одну и ту же частоту, то кажда последующа посылка будет инвертироватьс по отнощению к предыдущей. В результате инвертировани на границах посылок с одинаковой частотой по вл ютс всплески на выходе режекторного фильтра 5, что обеспечивает устойчивую синхронизацию. При обнаружении ощибки декодером 8, он по обратному каналу 9 св зи передает служебную информацию о повторе ошибочной комбинации. Сравнительные испытани показали, что помехоустойчивость предлагаемого на 3- 6 дБ выще, чем помехоустойчивость известного . Формула изобретени Устройство дл передачи информации в частотном коде, содержащее последовательно соединенные избирательный усилитель, режекторный фильтр, нуль-орган, блок задержки и декодер, выход которого через обратный канал св зи соединен с входом кодера, выход которого соединен с частотным манипул тором, вход избирательного усилител соединен с каналом св зи, отличающеес тем, что, с целью повыщени помехоустойчивости , введены два ключа, сумматор , инвертор, буферный регистр, блок равнозначности и счетный триггер, причем выход колеса через последовательно соединенные буферный регистр, блок равнозначности , счетный триггер, один ключ и инвертор соединен с одним входом сумматора, другой вход которого через другой ключ соединен с выходом частотного манипул тора, соединенным с, другим входом одного ключа, другой вход другого ключа соединен с другим выходом счетного триггера, выход кодера соединен с другим входом блока равнозначности , выход сумматора соединен с каналом св зи. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР по за вке № 2674525/09, 18.04.79 (прототип).The invention relates to telecommunications and can be used for data transmission. A device for transmitting information in a frequency code is known, comprising a series-connected selective amplifier, a notch filter, a nuorgan, a delay unit and a decoder, the output of which is connected to a frequency manipulator via a reverse link, the input of the selective amplifier is connected to communication channel 1. However, The known device lacks noise immunity. The purpose of the invention is to improve noise immunity. To achieve this goal, a device for transmitting information in a frequency code, containing a series-connected selective amplifier, notch filter, null organ, delay block and decoder, the output of which is connected to the input of the encoder through the reverse link and whose output is connected to a frequency manipulator the input of the selective amplifier is connected to the communication channel; two keys, an adder, an inverter, a buffer register, an equivalence block and a counting trigger are entered, the encoder output being connected through the serially connected buffer p a gist, an equivalence block, a counting trigger, one key and an inverter are connected to one input of an adder, the other input of which is connected to another output of a frequency key through another key connected to another input of one key, another input of another key is connected to another output of a counting trigger, output the encoder is connected to another input of the block of equivalence, the output of the adder is connected to the communication channel. The drawing shows a structural electrical circuit of the proposed device. The device contains an encoder 1, a frequency manipulator 2, a communication channel 3, a selective amplifier 4, a notch filter 5 ,. null organ 6, delay block 7, decoder 8, reverse link 9, buffer register 10, equivalence block 11, counting trigger 12, keys 13 and 14, inverter 15 and adder 16. The device works as follows. The signal from the source of information enters encoder 1, where it is encoded by a given code and then fed to frequency manipulator 2, which produces one of the N-possible frequencies depending on the code at the output of encoder 1. The received single-frequency signal via key 13, adder 16, channel 3 connections, the selective amplifier 4 is fed to a notch filter 5, which rebuilds the notch pole until it coincides with the frequency of the transmitted signal, as evidenced by the appearance of a voltage on the zero organ 6, after which the rearrangement ka is terminated. The predetermined time of the presence of a zero voltage at the output of the notch filter 5 is measured by a delay unit 7, after which the signal goes to the decoder 8, where it is decoded and output to the receiver. When the frequency is changed in the next package at the output of the notch filter 5, according to a Vits voltage surge, which is fixed by the null organ 6 and is used for synchronization. If several parcels in progress have the same frequency, then there are no voltage spikes at the output of the parcels at the output of the notch filter 5, which leads to an impairment of the parcel synchronization and a reduction in the noise immunity of the transmission. To eliminate this drawback, the sending code from the output of encoder 1 is written to the buffer register 10. When the next packet arrives, its code is compared with the previous one at the equivalence block 11. If the codes match, a pulse appears at the output of the equivalence block 11, overturning the counting trigger 12 to the opposite state. In this case, the key 13 is closed, the key 14 is opened and the signal from the output of the frequency manipulator 2 is fed to the adder 16 through the inverter 15. Thus, if the neighboring parcels have the same frequency, each subsequent parcel will be inverted with respect to the previous one. As a result of the inversion at the edges of the packages with the same frequency, bursts appear at the output of the notch filter 5, which ensures stable synchronization. If the decoder 8 detects an error, it transmits the service information on the repetition of the erroneous combination on the reverse link 9 of the communication. Comparative tests have shown that the noise immunity of the proposed 3-6 dB is higher than the noise immunity of the known. Apparatus of the Invention A device for transmitting information in a frequency code, comprising a series-connected selective amplifier, a notch filter, a null organ, a delay unit and a decoder, the output of which is connected via a reverse communication channel to the input of an encoder whose output is connected to a frequency manipulator An amplifier is connected to a communication channel, characterized in that, in order to increase noise immunity, two keys are inserted, an adder, an inverter, a buffer register, an equivalence block and a counting trigger, and the output the wheels are connected in series through a buffer register, an equivalence block, a counting trigger, one key and an inverter connected to one input of an adder, the other input of which through another key is connected to an output of a frequency key, connected to another input of one key, another input to another key connected to another output of the counting trigger, the encoder output is connected to another input of the block of equivalence, the output of the adder is connected to the communication channel. Sources of information taken into account in the examination 1. USSR author's certificate in application No. 2674525/09, 04.18.79 (prototype).