Claims (1)
- Изобретение относитс к аналоговой и аналого-цифровой вычислительно технике. Известно устройство дли воспроизведени степенных функций, содержащее апг окси- сторные элементы, потенциометры , операционный усилитель, резистор обратной св зи, которое осу ществл ет кусочно-линейную аппроксимацию квадратичной функции И. Недостатки данного устройства г низка температурна стабильность, относительна сложность и ограниченные функциональные возможности. Наиболее близким к предлагаемому вл етс устройство дл воспроизведе ни степенных функций, содержащее аналого-цифровой преобразователь непосредственно считывани , вход которого вл етс входом устройства, пер вый и второй цифроаналоговые преобра зователи, цифровые входы которых сое динены с цифровыми выходами аналогоцифрового преобразовател непосредственного С1«1тывани , первый и второй операционные усилители, входы которых соединены с выходами соответствующих цифроаналоговых преобразователей , первый и второй резисторы обратной св зи, каждый из которых включен между входом и выходом соответствующего операционного усилител , инвертор , вход которого соединен со входом устройства, первый суммирующий резистор , включенный между входом первого операционного усилител и входом инвертора, второй суммирующий резистор , включенный между входом второго операционного усилител и выходом инвертора , аналоговые входы первого и второго цифроаналоговых преобразователей подключены соответственно к шине отрицательного опорного напр жени и входу первого операционного усилител , первый резистор смещени , включенный между входом первого операционного усилител и шиной положительного опорного напр жени , выход BTODOГО операционного усилител вл етсй выходом у строй с т sat 2 7. Недостаток известного устройства ограниченные функциональные возможности , так как оно воспроизводит тол ко квадратичную функцию. Цель изобретени - расширение фун циональных возможностей за счет воспроизведени степенной функции п-й степени, Поставленна цель достигаетс тем что устройство дл воспроизведени степенных функций, содержащее аналого-цифровой преобразователь непосред ственного считывани , вход которого вл етс входом, устройства, первый и второй цифроаналоговые преобразовате ли , цифровые входы которых соединены с цифровыми выходами аналого-цифрово го преобразовател непосредственного считывани , первый и второй операцион ные усилители, входы которых соединены с выходами соответствующих цифроаналоговых преобразователей, первый и второй резисторы обратной св зи , каждый из которых включен между входом и выходом соответствующего опе рационного усилител , инвертор, вход которого соединен со входом устройства , первый суммирующий резистор, включенный между входом первого операционного усилител и входом инвертора , второй суммирующий резистор, включенный между входом второго операционного усилител и выходом инвертора , аналоговые входы первого и второго цифроаналоговых преобразователей подключены соответственно к шине отрицательного опорного напр жени и входу первого операционного усилител , первый резистор смещени , включенный между входом первого операционного усилител и шиной положительного опорного напр жени , дополнительно содержит (п-2) цифроаналоговых пре образователей (п-2) операционных усилителей , (п-1) резисторов смещени , (п-2) суммирующих резисторов, {п-2) резисторов обратной св зи, каждый из которых включен между входом и выходом соответствующего операционного усилител , каждый из (п-2)-ых цифроаналоговых преобразователей соединен цифровыми входами с цифровыми выходами аналого-цифрового преобразовател непосредственного считывани аналоговым входом - с выходом предыдущего по номеру операционного усилител , а выходом - со входом соответтвующего операционного усилител , аждый четный по номеру из (п-2)ык уммирующихрезисторов включен между входом соответствующего операционного уеилител и выходом инвертора, а аждый нечетный - между входом соответствующего операционного усилител входом инвертора, выход п-20 опеационного усилител вл етс выхоом устройства, каждый четный из (n-l) резисторов смещени включен между входом соответствующего операционного усилител и шиной положительного опорного напр жени , а каждый нечетный - между входом соответствующего операционного усилител и шиной отрицательного опорного напр жени . На чертеже приведена блок-схема устройства. Устройство содержит аналого-цифровой преобразователь 1 непосредственного считывани , п цифроаналоговых преобразователей 2, операционных усилителей 3-,. п обратной св П резисторов «4, ч, зи сумм11рующих резисторов 5 . 5п п-1 резисторов смещени 6 и инвертор 7. Предлагаемое устройство работает следующим образом. Входное напр жение Ugx подаетс на вход аналого-цифрового преобразовател 1, который преобразует его в код, указывающий номер участка кусочнолинейной аппроксимации степенной функции . Количество участков аппроксимации равно 2 (где к - разр дность аналого-цифрового преобразовател 1). Код с выхода аналого-цифрового преобразовател 1 управл ет коэффициентами передачи цифроаналоговых преобразователей 2, ..., 2f, умножающего типа. Когда этот код нулевой (нулевой участок аппроксимации), коэффициент пере-, дачи цифроаналоговых преобразователей 2, ..,, 2 у, равен нулю. При этом выходное напр жение устройства ь м RB-- сопротивлени резистогде ров , Sfl. Благодар последовательному включению цифроакалог(вых преобразовате2- изменение кодов на лей 2 выходе аналого-цифрового преобразовател 1 формирует закон изменени коэффициента передачи устройства в соответствии с кусочно-линейной аппроксимацией степенной функции степе5 ни n при равномерном разбиении оси аргумента на участки аппроксимации. Выбрав соответствующим образом номи налы резисторов ,,, ..., «n-t, 5 5,., 64, ..., 6„., можно обеспечить закон изменени входно го напр жени цифроаналогового преобразовател 2fi, позвол ющий сформировать на выходе операционного усилител Зп степенную функцию степе ни п. Таким образом, предлагаемое устройство позвол ет воспроизводить в зависимости от количества используемых элементов степенные функции с различными показател ми степени, что существенно расшир ет его функционал ные возможности по сравнению с известным . Формула изобретени Устройство дл воспроизведени ст пенных функций, содержащее аналогоцифровой преобразователь непосредственного считывани , вход которого вл етс входом устройства, первый и второй цифроаналоговые преобразоТватели , цифровые входы которых соеди нены с цифровыми выходами аналогоцифрового преобразовател непосредственного считывани , первый и второ операционные усилители, входы которых соединены с выходами соответству IUMX цифроаналоговых преобразователей первый и второй резисторы обратной св зи, каждый из которых включен между входом и выходом соответствующего операционного усилител , инвертор , вход которого соединен со входом устройства, первый cyм « pyющий резистор, включенный между входом пе вого операционного усилител и входо инвертора, второй суммирующий резистор , включенный между входом второго операционного усилител и выходом инвертора, аналоговые входы первого и второго цифроаналоговых преобразователей подключены соответственно к шине отрицательного опорного напр 5 жени и входу первого операционного усилител , первый резистор смещени , включенный между входом первого операционного усилител и шиной положительного опорного напр жени , о т- /1ичающеес тем, что, с целью расширени функциональных возможностей за счет воспроизведени степенной функции п-й степени, оно дополнительно содержит (п-2) ци(| оаналоговых преобразователей, (п-2) операционных усилителей, (п-1) резисторов смещени , (п-2) суммирующих резисторов, (п-2) резисторов обратной св зи, каждый из которых включен между входом и выходом соответствующего операционного усилител , каждый из (п-2)-ых цифроаналоговых преобразователей соединен цифровыми входами с цифрозыми выходами аналого-цифрового преобразовател непосредственного считывани , аналоговым входом - с выходом предыдущего по номеру операционного усилител , а выходом - со входом соответствующего операционного усилител , каждый четный по номеру из (п-2)-ых суммирующих резисторов включен между входом соответствующего операционного усилител и выходом инвертора,.а каждый нечетный - между входом соответствующего операционного усилител и входом инвертора, выход п-го операционного усилител вл етс выходом устройства, каждый четный из (п-1) резисторов смещени включен между входом соответствующего операционного усилител и шиной положительного опорного напр жени , а каждый нечетный - между входом соответствующего операционного усилител и шиной отрицательного опорного напр жени , Источники информации, прин тые во внимание при экспертизе 1.Горн Г., Корн Т. Электронные аналоговые и аналого-цифровые числительные машины. М., Мир, , том. 1, с. 3732 .Авторское свидетельство СССР по за вке If 2706 87/18-2, кл. G Об G 7/20, 1979 (прототип).- The invention relates to analog and analog digital computer technology. A device for reproducing power-law functions is known, containing up-hydroxistor elements, potentiometers, an operational amplifier, a feedback resistor, which realizes a piecewise-linear approximation of a quadratic function I. The disadvantages of this device are low temperature stability, relative complexity and limited functionality . The closest to the present invention is a device for playing back power functions, containing an analog-to-digital converter of direct readout, whose input is the input of the device, the first and second digital-analog converters, whose digital inputs are connected to the digital outputs of the analog to digital converter of direct C1 , the first and second operational amplifiers, the inputs of which are connected to the outputs of the corresponding digital-to-analog converters, the first and second resistors about A communication link, each of which is connected between the input and output of the corresponding operational amplifier, the inverter, whose input is connected to the device input, the first summing resistor connected between the input of the first operational amplifier and the input of the inverter, the second summing resistor connected between the input of the second operational amplifier and inverter output, the analog inputs of the first and second digital-to-analog converters are connected respectively to the negative reference voltage bus and to the input of the first operation the first bias resistor connected between the input of the first operational amplifier and the positive voltage bus, the output of the BTOD operational amplifier is the output of sat 2 7. A disadvantage of the known device is limited functionality, since it reproduces a very quadratic function . The purpose of the invention is to expand the functional capabilities by reproducing a power function of the nth power. The goal is achieved in that the device for reproducing power functions containing an analog-to-digital direct reading converter, whose input is an input, devices, first and second digital-to-analog converters whether the digital inputs are connected to the digital outputs of the direct-read analog-to-digital converter, the first and second operational amplifiers, the inputs which are connected to the outputs of the corresponding digital-to-analog converters, the first and second feedback resistors, each of which is connected between the input and output of the corresponding operational amplifier, the inverter, the input of which is connected to the device input, the first summing resistor connected between the input of the first operational amplifier and the input inverter, the second summing resistor connected between the input of the second operational amplifier and the output of the inverter, the analog inputs of the first and second digital-to-analog The transducers are connected respectively to the negative reference voltage bus and the input of the first operational amplifier, the first bias resistor connected between the input of the first operational amplifier and the positive reference voltage bus, additionally contains (p-2) analog-to-digital converters (p-2) operational amplifiers, (p-1) bias resistors, (p-2) summing resistors, (p-2) feedback resistors, each of which is connected between the input and the output of the corresponding operational amplifier, each of (p-2) - Digital-to-analog converters are connected by digital inputs to digital outputs of an analog-to-digital converter directly read by an analog input to the output of the previous operational amplifier number, and the output to the input of a corresponding operational amplifier, each even by the number from (n-2) Cutter resistances are connected between the input the corresponding operational amplifier and the inverter output, and each odd one - between the input of the corresponding operational amplifier and the inverter input, the output of the p-20 A power amplifier is the output of the device, each even of the (n-l) bias resistors is connected between the input of the corresponding operational amplifier and the positive reference voltage bus, and each odd number is between the input of the corresponding operational amplifier and the negative reference voltage bus. The drawing shows a block diagram of the device. The device contains an analog-to-digital converter 1 direct reading, n digital-to-analog converters 2, operational amplifiers 3- ,. n reverse connection of resistors «4, h, z summation resistors 5. 5n p-1 bias resistors 6 and inverter 7. The proposed device operates as follows. The input voltage Ugx is fed to the input of analog-to-digital converter 1, which converts it to a code indicating the number of the piecewise linear approximation part of the power function. The number of approximation segments is 2 (where k is the analog-digital converter 1 width). The code from the output of the analog-to-digital converter 1 controls the transmission coefficients of digital-to-analog converters 2, ..., 2f, of multiplying type. When this code is zero (zero approximation segment), the transfer coefficient of the digital-to-analog converters 2, .. ,, 2 y, is equal to zero. At the same time, the output voltage of the device is RB– resistor resistance, Sfl. Due to the sequential inclusion of the digital-log (the output converter 2 - changing the codes on line 2, the output of the analog-digital converter 1 forms the law of changing the transmission coefficient of the device in accordance with the piecewise linear approximation of the power function of power n to n, with the argument axis being evenly divided into approximation areas. The resistors, ,,, ..., "nt, 5 5,., 64, ..., 6"., can be provided with the law of variation of the input voltage of the digital-to-analog converter 2fi, which allows to form In the output of the operational amplifier Zn, a power function of the power of a p. Thus, the proposed device allows to reproduce power functions with different degrees of power depending on the number of elements used, which significantly expands its functional capabilities in comparison with the well-known. playback of pentagonal functions containing an analog direct-read analog-to-digital converter, the input of which is the input of the device, the first and second digital-analogue The new converters, the digital inputs of which are connected to the digital outputs of the analog direct-read converter, the first and second operational amplifiers, whose inputs are connected to the outputs of the corresponding IUMX digital-analog converters, first and second feedback resistors, each of which is connected between the input and output of the corresponding operational amplifier , the inverter, whose input is connected to the input of the device, is the first digital resistor connected between the input of the first operational amplifier and an inverter input, a second summing resistor connected between the input of the second operational amplifier and the output of the inverter, analog inputs of the first and second digital to analog converters are connected respectively to the negative reference voltage bus 5 and the input of the first operational amplifier, the first offset resistor connected between the input of the first operational amplifier and a positive voltage reference bus, which is t / 1 due to the fact that, in order to extend the functionality by reproducing nth degree function, it additionally contains (p-2) qi (| analog converters, (p-2) operational amplifiers, (p-1) bias resistors, (p-2) summing resistors, (p-2) feedback resistors, each of which is connected between the input and output of the corresponding operational amplifier, each from (n-2) -d digital-to-analog converters are connected by digital inputs to digital outputs of an analog-to-digital converter of direct readout, an analog input - to the output of the previous operational amplifier number, and an output - to the input of the corresponding operational amplifier l, each even in number from (p-2) -th summing resistors is connected between the input of the corresponding operational amplifier and the output of the inverter, and each odd - between the input of the corresponding operational amplifier and the input of the inverter, the output of the n-th operational amplifier is the device output , each even of (n-1) bias resistors is connected between the input of the corresponding op amp and the positive reference voltage bus, and each odd is between the input of the corresponding op amp and the bus voltage reference voltage, Sources of information taken into account in the examination 1.Gorn G., Korn T. Electronic analog and analog-digital numeral machines. M., Mir, tom. 1, s. 3732. USSR author's certificate for application If 2706 87 / 18-2, cl. G About G 7/20, 1979 (prototype).