SU890532A1 - Inverter - Google Patents

Inverter Download PDF

Info

Publication number
SU890532A1
SU890532A1 SU792792646A SU2792646A SU890532A1 SU 890532 A1 SU890532 A1 SU 890532A1 SU 792792646 A SU792792646 A SU 792792646A SU 2792646 A SU2792646 A SU 2792646A SU 890532 A1 SU890532 A1 SU 890532A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
power amplifier
elements
pulse generator
Prior art date
Application number
SU792792646A
Other languages
Russian (ru)
Inventor
Юрий Сергеевич Важнов
Евгений Иванович Верещак
Владислав Николаевич Михеенко
Павел Николаевич Смирнов
Александр Сергеевич Шарапов
Original Assignee
Предприятие П/Я А-3325
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3325 filed Critical Предприятие П/Я А-3325
Priority to SU792792646A priority Critical patent/SU890532A1/en
Application granted granted Critical
Publication of SU890532A1 publication Critical patent/SU890532A1/en

Links

Landscapes

  • Inverter Devices (AREA)

Description

( 54 ) ИНВЕРТОР(54) INVERTER

1 . one .

Изобретение относитс  к электро;технике и может быть использовано в преобразовател х посто нного напр жени  в переменное и в усилител х мощности.This invention relates to electrical engineering and can be used in DC / DC converters and power amplifiers.

Известен преобразователь посто нного напр жени  в переменное, состо щий из. задающего генератора и выходного каскада, собранного по двухтактной трансформаторной схеме Г..A DC / DC converter is known, consisting of. master oscillator and an output stage assembled by a push-pull transformer circuit G.

Это устройство сложно по схем вследствие наличи  мо точных изделий.This device is complicated by the schemes due to the presence of water-making products.

Известно также устройство, содер- йсащее задающий генератор, триггер to счетным входом,. элементы И и элементы НЕ |:2.It is also known a device containing a master oscillator, trigger to the counting input ,. AND elements and NOT |: 2 elements.

Однако это устройство обладает недрстаточной стабильностью формируемой паузы между моментами включени  плеч двухтактного выходного каскада., а также имеет недостаточную помехоустойчивость и малую надежность.However, this device has a non-static stability of the formed pause between the moments of switching on the arms of the push-pull output stage, and also has an insufficient noise immunity and low reliability.

Наиболее близким по технической сущности к изобретению  вл етс  уст-гThe closest in technical essence to the invention is the mouth

ройство, состо щее из задающего генератора , триггера со счетным входом, ждущего мультивибратора и элементовAn array consisting of a master oscillator, a trigger with a counting input, a waiting multivibrator and elements

иСз.Hsp.

Однако и это устройство обладает недостаточной надежностью, так как сбой триггера приводит к переключению плеч выходного двухтактного каскада ,не сопровождающегос  формированием паузы между моментами открьша10 ни  и закрывани  выходных элементов инвертора. Отсутствие паузы может привести к прохождению через выход- , ные элементы инвертора тока, величина которого ограничиваетс  только However, this device also has insufficient reliability, since a failure of the trigger leads to switching the arms of the output push-pull stage, which is not accompanied by the formation of a pause between the moments of opening 10 and closing the output elements of the inverter. The absence of a pause can lead to the passage through the output elements of the current inverter, the value of which is limited only by

15 активным сопротивлением обмотки выходного трансформатора, что может вызвать выход из стро  выходных элементов инвертора.15 active resistance of the output transformer winding, which can cause failure of the output elements of the inverter.

Цель изобретени  - повышение наЯ дежности инвертора.The purpose of the invention is to increase the reliability of the inverter.

Цель достигаетс  тем, что в устройство , содержащее генератор с парафаз ,ными выходами, подключенными к первым входам двух логических элементов И, выходами соединенных с управл ющи ми входами усилителей мощности с выходным трансформатором, введен логический элемент НЕ и регистр сдвига. Вход регистра сдвига подключен к пер вому входу одного из элементов И, а выход-ко второму входу этого же элемента и через элемент НЕ - ко второму входу второго элемента И. На фиг. 1 приведена функциональна  схема инвертора; на фиг. 2 - вре менные диаграммы, по сн ющие его работу . Инвертор содержит генератор импул сов 1 с парафазными выходами, подклю , ченными к первым входам логических элементов И 2 и 3, выходы которых . соединены со входами двухтактного усилител  мощности 4, состо щего из каскадов усилени  5 и 6 и выходного трансформатора 7. Один из выходов генератора соединен со входом регист ра 8, выход которого через инвертор 9 подключен ко второму входу элемента И 2 и непосредственно ко второму , входу элемента И 3. Устройство работает следующш- образом . Генератор импульсов формирует на своих выходах последовательность пр моугольных импульсов (фиг, 2 а,б) На выходе регистра -сдвига имеетс  последовательность Пр моугольных импульсов (фиг, 2д, сдвинута  относительно последовательности на еговходе . Величина сдвига определ етс  числом разр дов сдвигающего регистра н должна быть не меньше времени пере ходных процессов при закрывании выходных элементов усилител  мощности. Логические элементы И 2 и 3 на своих выходах формируют сигналы управлени The goal is achieved in that a device containing a generator with paraphases, outputs connected to the first inputs of two AND logic gates, outputs connected to the control inputs of power amplifiers with an output transformer, is introduced into a device NOT and a shift register. The input of the shift register is connected to the first input of one of the elements AND, and the output to the second input of the same element and through the element NOT to the second input of the second element I. In FIG. 1 shows a functional diagram of the inverter; in fig. 2 - time diagrams that show his work. The inverter contains an impulse generator 1 with paraphase outputs connected to the first inputs of logic gates And 2 and 3, the outputs of which are. connected to the inputs of a push-pull power amplifier 4, consisting of amplification stages 5 and 6 and output transformer 7. One of the generator outputs is connected to the input of register 8, the output of which is connected via the inverter 9 to the second input of the And 2 element and directly to the second input element And 3. The device works as follows. The pulse generator generates a sequence of rectangular pulses at its outputs (FIG. 2 a, b). At the output of the -shift register, there is a sequence of rectangular pulses (FIG. 2d, shifted relative to the sequence at its input). The shift value is determined by the number of shift register bits n be no less than the time of transition processes when closing the output elements of the power amplifier. The logic elements And 2 and 3 at their outputs form control signals

Claims (3)

fer, i усилителем мощности 4 ( фиг. 2 в,г Л При этом между моментами включени  противоположных плеч выходного двухтактного усилител  мощности существует пауза, исключающа  прохождение сквозного тока через выходные каскады усилител  мощности. Благодар  введению св зи с выхода задающего генератора импульсов 1 на вход регистра 8 устройство обладает повышенной, по сравнению с известным устройством, надежностью, так как сбои в выходном каскаде генератора импульсов не привод т к по влению сквозных токов через выходные элементы усилител  мощности. Формула изобретени  Инвертор, содержащий генератор с парафазными выходами, подключенными к первым входам двух логических элементов И, выходами соединенных с управл ющими входами усилител  мощности с выходным трансформатором, отличающийс  тем, что, с целью повышени  надежности, введены логический элемент НЕ и регистр сдвига, вход которого подключен к первому входу одного из логических элементов И, а выход - ко второму входу этого же элемента и через элемент НЕ - ко второму входу второго элемента И. Источники информации, прин тые во внимание при экспертизе 1.Моин В. С., Лаптева И. Н. Стабилизированные транзисторные преобразователи . II., Энерги , 1972, с.342, рис. 9-17 е,з. fer, i with power amplifier 4 (Fig. 2c, dL) There is a pause between the switching times of the opposite arms of the output push-pull power amplifier, which prevents the passage of through-current through the output stages of the power amplifier. Due to the introduction of a link from the output of the master pulse generator 1 to the input register 8, the device has increased reliability as compared with the known device, since failures in the output stage of the pulse generator do not lead to the appearance of through currents through the output elements of the amplifier The invention includes an oscillator with paraphase outputs connected to the first inputs of two logic gates And, outputs connected to the control inputs of a power amplifier with an output transformer, characterized in that, in order to increase reliability, a logic element NOT and a shift register are introduced whose input is connected to the first input of one of the logical elements AND, and the output to the second input of the same element and through the element NOT to the second input of the second element I. Sources of information taken in understanding during the examination 1. Moin V.S., Lapteva I.N. Stabilized transistor converters. II., Energie, 1972, p.342, fig. 9-17 e, h. 2.Информационный листок ВЮМ А № 76-0155. 2. Information leaflet VUM A No. 76-0155. 3.Патент Японии № 49-21849, кл. Н 02 М 7/52, 1974.3. Japanese patent number 49-21849, cl. H 02 M 7/52, 1974. Фиг, 2FIG 2
SU792792646A 1979-07-09 1979-07-09 Inverter SU890532A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792792646A SU890532A1 (en) 1979-07-09 1979-07-09 Inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792792646A SU890532A1 (en) 1979-07-09 1979-07-09 Inverter

Publications (1)

Publication Number Publication Date
SU890532A1 true SU890532A1 (en) 1981-12-15

Family

ID=20839083

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792792646A SU890532A1 (en) 1979-07-09 1979-07-09 Inverter

Country Status (1)

Country Link
SU (1) SU890532A1 (en)

Similar Documents

Publication Publication Date Title
US6323706B1 (en) Apparatus and method for edge based duty cycle conversion
SU890532A1 (en) Inverter
KR920018640A (en) LCD driving circuit
KR890010922A (en) Semiconductor Integrated Circuits with DC Test
KR930017301A (en) Pulse width modulation circuit
JPH0431771A (en) Peak detector
SU488334A1 (en) Bipolar pulse selector
SU1337840A1 (en) Device for checking digital circuits for condition
SU1241436A1 (en) Unipolar signal-to-bipolar signal converter
JPS6334658B2 (en)
SU1491308A1 (en) Pulsed gate with control signal storage
JPS59224915A (en) Data latch circuit
SU921062A1 (en) Unipolar-to-bipolar signal converter
SU549871A1 (en) DC / AC converter for load operation with low input impedance
KR840001223B1 (en) Shift resister attached latch circuit
JPS605492A (en) Address buffer circuit of semiconductor memory device
JP2517279B2 (en) Sync chip clamp circuit
GB1486511A (en) Pcm regenerators
SU1674259A1 (en) Bubble memory control current driver
SU936310A1 (en) Inverter
SU612403A1 (en) Pulse-width modulator
SU773876A1 (en) Bridge-type transistorized inverter
SU1112502A2 (en) Device for checking conditions of rectifiers of adjustable converter
SU1195260A1 (en) Input device
SU1465985A1 (en) Pulse width modulator