Изобретение относитс к автоматике и коммутационной технике и может быть использовано в тирнсторных регул торах переменного тока. Известно устройство цп управлени встречн траллельно включенными тиристорамн, содержащее подключенные к источнику переменного тока формирователь синхросигналов и фиксатор фазового угла, фазовый компаратор и распределитель сигналов запуска тиристоров, первый выход формировател синхросигналов под ключен к входу фиксатора фазовс -о угла и первому входу фазового компаратора, второй вход которого соединен с выходом фиксатора фазового угла, выход фазового компаратора подключен к первому входу распределител сигналов запуска тирисгоров, второй и третий входы распределител сигналов запуска тиристоров соединены соответстве.нно с вторым и третьим выходами формировател (жнхросигналов , а первый и второй вЬгходы распределител сигналов запуска тиристоров подключены к управл ющим входам соответственно первого и второго тиристоров, включенных в цепь источника переменного тока последовательно с нагрузкш 1. Устройство имеет пониженную надежность при коммутации питани нелинейной нагрузки, примером которой вл ютс лампь накаливавани , калориферы. Q обесточенном состо нии сопротивление нелинейной нагрузкн имеет минимальную величину, котора в 10-15 раз меньше ее сопротивлени в рабочем режиме. Позтому подключенне нелинейной нагрузки на полное напр жение питани сопровождаетс бросками тока через нее, пока сопротивление не установитс на уровне, соответствующем номинальному режиму. Упом нутые броски тока вызывают перегрузку коммутирующих тиристоров , что снижает надежность устройства. Наиболее близким к изобретению по технической сущности вл етс устройство дл управлени встречно-параллельно включенными тиристорами, содержащее подключенный к источнику переменного тока формирователь парафазных синхросигналов, формирователь импульсов , первый и второй входы которого соединеHbj , соответственно, с первым и вторым выхоДами формировател парафазных синхросигналов , элемент 2И-2ИЛИ, первый вход которого подключен к выходу формировател импульт сов, усилитель, вход которого соединен с выходом элемента 2И-2ИЛИ, а выход подключен к управл ющим входам тиристоров, датчик тока , включенный последовательно с тиристорами и нелинейной нагрузкой в цепь источника переменного тока, компаратор, вход которого соединен с выходом датчика тока, RS-триггер, S-вход которого подключен к входной шине команды Пуск, а R-вход пощслючен к входной шине команды Стоп, элемент задержки, информационный вход которого соединен с ииверсным выходом RS-триггера, а тактовый вхо с первым выходом формировател парафазных синхросигналов, и два тактируемых RS-триггера , тактовый вход первого тактируемого RSтриггера подключен к выходу элемента задержки и третьему входу элемента 2И-2ИЛИ, информационный вход подключен к инверсному выходу RS-триггера, а инверсный выход подключен к информационному входу второго так шруемого RS-трштера, тактовый вход которого соединен с первым выходом формировател парафазных синхросигналов, S-вход соединен с выходом компаратора, R-вход соединен с R-вход ом первого тактируемого RS-триггера и пр мым выходом RS-триггера, а пр мой выход соединен со вторым входом элемента 2И2ИЛИ 2. Данное устройство также имеет пониженную надежность. При коммутации питани активной нелинейной нагрузки (ламп накаливани , калориферов) имеют место броски тока через тиристоры до установлени сопротивлени нагрузки на уровне , соответствующем : номинальному режиму. При коммутации питани нелинейной нагрузки , содержащей индуктивную составл ющую (примером такой нагрузки вл етс трансформатор ), имеет место неравномерна загрузка тиристоров по току. Из-за вли ни ЭДС со стороны нагрузки, включение тиристоров проис ходит не в момент перехода коммутируемого напр жени через нуль, а при равенстве нулю разности коммутируемого напр жени , и ЭДС нагрузки. В результате этого, тиристоры, вклю чаемые в одном полупериоде, выключаютс только в следующем полупериоде коммутируемого напр жени . С уменьшением ytna включени тиристоров наступает момент, когда угол выключени одного из них оказываетс больше угла включени другого тНристора. Это сопровождаетс увеличением времени нахождени во включенном состо нии одного тиристора по сравнению с другим, что ведет к неравномерно загрузке тиристоров по току. Нарушение балан са токов через тиристоры имеет тенденцию к 4 автоматическому увеличению. Например, при трансформаторной нагрузке оно сопровождаетс по влением посто нной составл ющей тока через первичную обмотку трансформатора, что вызывает увеличение тока перемагничивани трансформатора, а следовательно, и увеличен ие ЭДС, в результате чего возрастает угол выключени одного из тиристоров и уменьшаетс врем включени другого из тиристоров, т.е. происходит дальнейшее увеличение разбаланса токов. Наличие бросков тока при включении активной нелинейной нагрузки и неравномерна загрузка тиристоров по току при коммутации питани нелинейной нагрузки, содержащей индуктивную составл ющую, снижает надежность устройства. Цель изобретени заключаетс в повышении надежности устройства. Цель достигаетс тем, что в устройство дл управлени встречно-параллельно включенными тиристорами, содержащее подключенный к источнику переменного тока формирователь парафазных синхросигналов, формирователь импульсов, вход которого соединен с первым выходом формировател парафазных синхросигналов , элемент 2И-2ИЛИ, усилитель, вход которого соединен с выходом элемента 2И-2ИЛИ, а выход подключен к управл ющим входам тиристоров, датчик тока, включенный последовательно с тиристорами и жлинейной нагрузкой в цепь источника переменного тока, компаратор , вход которого соединен с выходом датчика тока, и входную ши у команды Пуск введены два элемента пам ти, суммирующий счетчик, генератор, три элемента сравнени , два дешифратора и элемент 2И-НЕ, причем вход формировател импульсов соединен с входом разрешени счета первого элемента пам ти и вторым входом элемента 2И-2ИЛИ, а выход формировател импульсов подключен к входу синхронизации первого и второго элементов пам ти и ко второму входу элемента 2И-НЕ, второй выход формировател парафазных синхросигналов соединен с входом разрешени счета второго элемента пам ти и четвертым входом элемента 2И-2ИЛИ, вход направлени счета первого элемента пам ти подключен к входу направлени счета второго злемента пам ти и выходу компаратора, вход предустановки первого элемента пам ти соединен с входной шиной команды Пуск, первым входом злемента 2И-НЕ и входом предустановки второго злемента пам ти, выход первого элемента пам ти подключен к первому входу первого элемента сравнени , первому входу третьего элемента сравнени и входу первого дешифратора, выход которого соединен с первым входом запрета вычитани первого злемен5 та пам ти, выход второго элемента пам пГ соединен с первым входом второго элемента сравнени , вторым входом третьего элемента сравнени и входом второго дешифратора, выход которого подключен к первому входу запрета вычитани второго элемента пам ти, второй вход первого элемента сравнени соединен со вторым входом второго элемента сравнени и выходом суммирующего счетчика, счетный вход которого подключен к выходу генератора , а вход сброса подключен к выходу элемента 2И-НЕ, выход первого элемента сравнени соединен с первым входом элемента 2И-2ИЛИ, выход второго элемента сравнени соединен с третьим входом элемента 2И-2ИЛИ, первый выход третьего элемента сравнени подключен к второму входу запрета вычитани первого элемента пам ти, а второй выход третьего элемента сравнени подключен к второму входу эапрета вычитани второго элемента пам ти. На фиг. 1 представлена структурна схема устройства; на фиг. 2 - пример структурной схемы элемента пам ти; на фиг. 3 - пример принципиальной схемы тиристорного коммутато ра, а на фиг. 4 - диаграммы, по сн ющие работу устройства. Устройство (фиг. 1) содержит формирователь 1 парафаэных синхросигналов, выход кото рого соединен с щиной 2 переме{-шого тока, формирователь 3 импульсов, вход icoToporo соединен с первым выходом формировател 1 парафазных синхросигналов, элемент 4 2И-2ИЛИ, усилитель 5, вход которого соединен с выходом элемента 4 2Й-2ИЛИ, а выход подключен к управл ющим входам тиристоров 6, датчик 7 TOKaj включенный последовательно с тиристорами 6 и нелинейной нагрузкой 8 в цепь источника 9 переменного тока, компаратор 10, вход которого соединен с выходом датчика 7 тока, входную шину 11 команды Пуск, первый элемент 12 пам ти и второй элемент 13 пам ти , суммирующий счетчик 14, генератор 15, пер вый элемент 16 сравнени , второй элемент 17 сравнени , третий элемент 18 сравнени , первый дешифратор 19, второй дешифратор 20 и элемент 21 2И-НЕ. Вход формировател 3 импульсов соединен с входом разрешени счета первого элемента 12 пам ти и вторым входом элемента 4 2И-2ИЛИ, а выход формировател 3 импульсов подключен к входу синхронизации первого 12 и второго 13 элементов пам ти и ко второму входу элемента 21 2И-НЕ, второй выход формировател 1 парафазных синхросигналов соединен с входом разрешени счета второго элемента 13 пам ти и с четвертым входом элемента 4 2И-2ИЛИ, вход направлени счета первого элемента 12 пам ти подклю чен к входу направлени счета второго элемента 13 пам ти и к выходу компаратора 10, вход предустановки первого элемента 12 пам ти соединен с входной шиной 11 команды Пуск, первым входом элемента 21 2И-НЕ и входом предустановки второго элемента 13 пам ти, выход первого элемента 12 пам ти подключен к первому входу первого элемента 16 сравнени , первому входу третьего элемента 18 сравнени и входу первого дешифратора 19, выход которого соединен с первым входом запрета вычитани первого элемента 12 пам ти, выход второго элемента 13 пам ти соединен с первым входом второго элемента 17 сравнени , вторым вводом третьего элемента 18 сравнени и входом второго дешифратора 20, выход которого подключен к первому входу запрета вычитани второго элемента 13 пам ти, второй вход первого элемента 16 сравнени соединен со вторым входом второго элемента 17 сравнени и выходом суммирующего счетчика 14, счетный вход которого подключен к выходу генератора 15, а вход подключен к выходу элемента 21 2И-НЕ выход первого элемента 16 сравнени соедш1ен с первым входом элемента 4 2И-2ИЛИ, выход второго элемента 17 сравнени соединен с третьим входом элемента 4 2И-2ИЛИ, первый выход третьего элемента 18 сравнени подключен к второму входу запрета вычитани первого элемента 12 пам ти, а второй выход третьего элемента 18 сравнени подключен к второму входу запрета вычитани второго элемента 13 пам ти. Формирователь 1 парафазных синхросигналов может быть выполнен на базе дифференциального усилител , а формирователь 3 импульсов на основе ждущего мультивибратора с логической схемой на входе, обеспечивающей его запуск при каждом переходе синусоидального напр жени через нуль. Элемент 4 2И-2ИЛИ - широко распространенна логическа схема. Усилжель 5 - стандартный операционный усилитель с согласующим транзисторным каскадом на выходе. Тиристоры 6 в оптронном варианте могут быть включены по .схеме, представленной на фиг. 3. В качестве датчика 7 тока может использоватьс трансформатор тока с согласующим резистором и выпр мителем на выходе. Компаратор 10 может быть построен на основе стандартного операционного усилител . Один из вариантов структурной схемы элементов 12 и 13 пам ти приведен на фиг. 2, содержащий элемент 22 2ИЛИ, элемент 23 НЕ, элемент 24 2И-НЕ, элемент 25 2ИЛИ, ЯЗ-триггер 26, элемент 27 2ИЛИ-НЕ, элемент 28 4 ИЛИ-НЕ и реверсивный счетчик 29. Суммирующий счетчик 14 и генератор 15 - широко распространенные элементы схемотехники. Элементы 16, 17 и 18 сравнени могут бы1ъ выполнены на базе многоразр дных сумматоров. ДеШифраторы 19 и 20 и элементы 21 2И-НЕ, 22 2 ИЛИ, 23 НЕ, 24 2И-НЕ, 25 2 ИЛИ, RSтриггер 26, 27 2ИЛИ-НЕ, 28 4ШШ-НЕ и реверсивный счетчик 29 широко распространенные элементы схемотехники, в качестве которых могут использоватьс , например, интегральные микросхемы серии 155. Устройство работает следующим образом. В исходном состо нии на входной шине 11 сигнал имеет нулевой уровень (фиг. 4а). Этот сигнал поступает на вход предустановки элементов 12 и 13 пам ти, обеспечива запись в них кода числа (фиг. 46, и, в) соответствующего количеству импульсов генератора 15, укладывающихс в части полупериода напр жени источника 9 переменного тока, ограниченной начальным углом включени тиристоров 6; одновременно он запрещает счет входных импульсов . Нулевой сигнал с входной шины 11 команды Пуск приходит также на первый вход элемента 21 2И-НЕ, с выхода которого к входу сброса суммирующего счетчика 14 при кладываетс единичный сигнал (фиг, 4г), устанавливающий в нем нулевой код (фиг. 4д) и запрещающий счет импульсов (фиг. 4е), поступающих с выхода генератора 15. Нулевой код с выхода суммирующего счетчика 14 приходит на вторые входы элементов 16 и 17 сравнени , на первые входы которых поступают коды чисел с выходов первого и второго элементов 12 и 13 .пам ти. На выходах первого и второго элементов 16 и 17 сравнени формируютс сигналы нулевого уровн , пока код на их вторых входах меньше кодов на их первых входах . С выходов первого и второго элементов 16 и 17 сравнени нулевые сигналы поступают на первый и третий входы элемента 4 2И-2ИЛИ обеспечива на его выходе также нулевф сигнал (фиг. 4ж), который через усилитель 5 удер живает тиристоры 6 в закрытом состо нии. Синусоидальное напр жение сети (фиг. 4з), поступающее на формирователь 1 парафазных синхросигналов по шине 2 переменного тока, преобразуетс в парафазные синхроимпульсы пр моугольной формы (фиг. 4и, к). Сигнал, п ступающий с первого выхода формировател 1 парафазньк синхросигналов на вход формировател 3 импульсов, преобразуетс в импульсы нулевого уровн (фиг. 4л), длительность которых не превьппает периода следовани тактовы импульсов генератора 15. Упом нутые сигналы осуществл ют коммутацию выходных сигналов первого и второго элементов 16 и 17 сравнени , а также используютс дл вьщелени счетных импульсов-в первом и втором элементах 12 и 13 пам ти. При подаче команды Пуск на входную шину 11 команды Пуск приходит единичный сигнал 1 (фиг. 4а), который разрешает счет им g пульсов в первом и втором элементах 12 и 13 пам ти и суммирующем счетчике 14. Суммирующий счетчик 14, сбрасьшаемый в нуль в начале каждого полупериода напр жени источника 9 переменного тока импульсом (фиг. 4г), поступающим с выхода формировател 3 импульсов через второй вход элемента 21 2И-НЕ, вырабатывает сигналы временной кодовой развертки (фиг. 4д), которые поступают с его выхода на вторые входы первого и второго элементов 16 и 17 сравнени . При выравнивании кодов на входах первого и второго элементов 16 и 17 сравнени , а также при дальнейшем возрастании кода на вторых входах этих элементов на их выходах устанавливаетс единичный сигнал. Единичные сигналы с выходов первого и второго элементов 16 и 17 сравнени поступают, соответственно, на первый и третий входы элемента 4 2И-2ИЛИ, где они коммутируютс парафазнымн сигналами, поступающими с выходов формировател 1 пара-, фазных синхросигналов на второй и четвертый входы элемента 4 2И-2ИЛИ. Единичный сигнал с выхода элемента 4 2И2ИЛИ (фиг. 4ж) обеспечивает через усилитель 5 поочередное включение тиристоров 6. Начальный угол включени тиристоров 6 задаетс кодом, набранным на входах предустановки реёерсивного счетчика 29 первого и второго элементов 12 и 13 пам ти. При токах в нелинейной нагрузке 8 (фиг. 4м), не превышающих определенной величины, заданной в компараторе 10 установкой, на его выходе сигнал имеет нулевой уровень (фш;. 4н). Этот сигнал поступает на вход направлени счета перiBoro и второго элементов 12 и 13 пам ти, в которых он приходит на первый вход элемента 24 2И-НЕ, на выходе которого формируетс единичный сигнал, не оказывающий вли ни на RS-триггер 26, к R-входу которого он прикладываетс . При единичном сигнале на входе разрешени счета первого и второгоэлементов 12 и 13 пам ти импульсы нулевого уровн , поступающие с выхода формировател импульсов 3 на вход синхронизации первого и второго элементов 12 и 13 пам ти, устанавливают RS-триггер 26 в единичное состо ние. Единичный сигнал с выхода RS-триггера 26 запрещает поступление через элемент 27 2ИЛИ-НЕ импульсов с выхода элемента 25 2ИЛИ на вход суммировани реверсивного счетчика 29. Напротив , нулевой сигнал с выхода RS-триггера 26 разрешает поступление через элемент 28 4ИЛИНЕ импульсов с выхода элемента 25 2ИЛИ на вход вычитани реверсивного счетчика 29. Счетные импульсы, поступающие на вход вы итани реверсивного счетчика. 29 с частотой напр жени источника 9 переменного тока постепенно уменьшают число, записанное в реверсивном счетчике 29, что сопровождаетс уменьшением угла включени тиристоров 6 в соответствзоощем полупериоде напр жени источниi ка 9 переменного тока. По мере уменьшени угла включени тиристоров 6 ток (фиг. 4м) в нелинейной нагрузке 8 будет возрастать. При увеличении его сверх установленной величины срабатывает компаратор 10, на выходе; которого формируетс единичный сигнал (фиг. 4н), поступающий на вход направлени счета пер-вого и второго элементов 12 и 13 пам ти. Выходной сигнал компаратора 10 проходит на выход элемента 24 2И-НЕ в том из элементов 12 и 13 пам ти, на входе разрешени счета которого в этот момент оказываетс единичнь.й сиг нал с выхода формировател 1 парафазных син хросигналов. Нулевой сигиал, приход щий с выхода Элемента 24 2И-НЕ на R-вход RS-триггера 26, перебрасывает его из единичного состо ни , в которое он периодически устанавливает с в начале поступлени единичного сигнала на вход разрешени счета элемента пам ти, в нулевое состо ние, при котором запрещаетс поступление счетиого импульса с выхода элемента 25 2ИЛИ через элемент 28 4ИЛИ-НЕ на вхо вычитани реверсивного счетчика 29 и разрешаетс его прохождение через элемент 27 2ИЛИНЕ на вход суммировани реверсивного счетчика 29. С увеличением числа, записанного в реверсивном счетчике 29, угол включени тиристоров 6 в соответствующем пол)шериоде возрастает , а ток в нелинейиой нагрузке 8 уменьшаетс . После уменьшени тока через соответствующий тиристор 6 ниже установленного значени компаратор 10 перестанет переключать RS-триггер 26 из единичного состо ни в нулевое , и счетные импульсы начнут поступать на вход вьтитани реверсивного счетчика 29. Прн активной нелинейной нагрузке 8 скорость изменени угла включени тиристоров 6 ограничиваетс обратной св зью по току через датчики 7 тока и компаратор 10. Благодар обратной св зи обеспечиваетс баланс токов через оба тиристора 6 во всем диапазоне регулировани их угла включени 180-0 . В конце переходного процесса включени тиристоров 6 в реверсивном счетчике 29 первого и второго элементов 12 и 13 пам ти устанавливаетс нулевой код, соответствующий углу включени О после чего дальнейшее поступление импульсов на вход вьгаитани реверсивного счетчика 29 запрещаетс единичным сигналом с выхода соответствующего дешифратора - 19 или 20, приход щим на третий вход элемента 28 4ИЛИНЕ . При нелинейной нагрузке 8, содержащей индуктивную составл ющую, регулирование угла включени тиристоров 6 в диапазоне от 180 ДО угла включени , наход щегос в зоне О - 90 , при котором ЭДС со стороны нагрузки 8 становитс равной напр жению источников 9 переменного тока, происходит так же, как при активиой нелинейной нагрузке. Дальнейщее же уменьшение угла включени тиристоров 6 приводит к тому, что один из них захватывает начальный участок включени др)того тиристора из-за вли ни ЭДС. со стороны нагрузки. В результате этого по вл етс разбаланс токов через тиристоры 6, величина которого начинает ограничиватьс схемой регулировани угла включени тиристоров. При увеличении разбаланса токов до величины, при которсж величина тока через один из тиристоров превысит установленную величину, угол включени соответствующего тиристора начнет увеличиватьс . Угол включени другого тиристора будет продолжать уменьшатьс , но только до тех пор, пока разность кодов с выходов первого и второго элементов 12 и 13, определ ющих угол включени тиристоров 6, не превысит установлеиную величину , контроль чего осуществл ет третий элемент 18 сравнени , на входы которого посгупают сигналы с выходов первого и второго элементов 12 и 13 пам ти. Третий элемент 18 сравнени выдает на обоих выходах нулевой сигнал, пока разность меж кодовыми сигналами на его входах не превьппает установленной величины. Когда же разность между кодовыми сигналами превысит установленную величину , третий элемент 18 сравнени сформирует единичный сигнал либо на первом выходе (фиг. 4о), если кодовой сигнал на первом входе меньше кодового сигнала на втором входе, либо на втором. выходе (фиг. 4п), если кодовой сигнал на первом входе больше кодового сигнала на втором входе. При единичном сигнале на первом выходе третьего злемента 18 сравнени запрещаетс поступление счетных импульсов на вход рычитани реверсивного счетчика 29 первого элемента 12 пам ти и, следовательно , уменьшетие угла включени одного из тиристоров 6, а при единичном сигнале на втором выходе третьего злемента 18 сравнени запрещаетс поступление счетных импульсов на вход вычитани реверсивного счетчика 29 второго элемента 13 пам ти и, следовательно, уменьшение угла включени другого из тиристоров 6. Благодар этому обеспечиваетс автоматтпеское ограничение не только величины тока через тиристоры 6, ио и ограничение разности токов через них, что способствует уменьшению посто нной составл ющей тока через источник переменного тока, уменьшение ЭДС со стороны нагрузки и выравниванию загрузки тиристоров по току. При этом напр жение питани нелинейной нагрузки 8 имеет, вид симметричных импульсов (фиг. 4р). Таким образом, данное устройство обеспечивает по сравнению с известными аналогичными решени ми повышение надежности при коммутации питани нелинейной нагрузки, содержащей , в частности, индуктивную составл ющую, благодар устранению бросков тока через тиристоры при включении питани нелинейной нагрузки и ограничению на заданном уровне величины тока через тиристоры в каждом из полупериодов напр жени источника переменно го тока за счет постепенного изменени углов включени тиристоров от максимального значени в сторону 0° и регулировани их величи ны и скорости изменени , и, благодар выравниванию загрузки тиристоров по току путем раздельного регулировани зтлов включени тиристоров и ограничени меньшего из утпоъ включени тиристоров при увеличении сверх установленной величины разности кодов, определ ющих их углы включени . Формула изобретени Устройство дл управлени встречно-параллельно включенными тиристорами, содержащее подключенный к источнику переменного тока формирователь парафазных синхросигналов, формирователь импульсов, вход которого соединен с первым входом формировател парафазньЬс синхросигналов, элемент 2И-2ИЛИ, уси литель, вход которого соединен с выходом зле мента 2И-2ИЛИ, а выход подключен к управл ющим входам тиристоров, датчик тока, вклю ченный последовательно с тиристорами и нелинейной нагрузкой в цепь HCTO4iiHKa переменного тока, компаратор, вход которого соединен с выходом датчика тока, и входную шину команды Пуск, отличающеес тем что, с целью повышени надежности устройства , в него введены два элемента пам ти, суммирующий счетчик, генератор, три элемента сравнени , два дешифратора и элемент 2И-НЕ, причем вход формировател импульсов соединен с входом разрешени счета первого элемен та пам ти и вторым входом элемента 2И-2ИЛ 12 а выход формировател импульсов подключен к входу синхронизации первого и второго элементов пам ти и ко второму входу элемента 2И-НЕ, второй выход формировател парафазных синхросигналов соединен с входом разрешени счета второго элемента пам ти и четвертым входом элемента 2И-2ИЛИ, вход направлени счета первого элемента пам ти подключен к . входу направлени счета второго элемента пам ти и выходу компаратора, вход предустановки первого элемента пам ти соединен с входной шиной команды Пуск, первым входом элемента 2И-НЕ и входом предустановки второго элемента пам ти, выход первого элемента пам ти подключен к первому входу первого элемента сравнени , первому входуТретьего элемента сравнени и входу первого дешифратора , выход которого соединен с первым входом запрета вычитани первого элемента пам ти , выход второго элемента пам ти соединен с первым входом второго элемента сравнени , вторым входом третьего элемента сравнени и входом второго дешифратора, выход которого подключен к первому входу запрета вычитани второго элемента пам ти, второй вход первого элемента сравнени соединен со вторым входом второго элемента сравнени и выходом . суммир)тощего счетчика, счетный вход которого подключен к выходу генератора, а вход сброса подключен к выходу элемента 2И-НЕ, выход первого элемента сравнени соединен с первым входом элемента 2И-2ИЛИ, выход второго элемента сравнени соединен с третьим входом элемента 2Й-2ИЛИ, первый выход третьего элемента сравнени подключен к второму входу запрета вычитани первого элемента пам ти, а второй выход третьего элемента сравнени подключен к второму входу запрета вычитани второго элемента пам ти. Источники информации, прин тые во внимание при экспертизе L За вка Японии № 52-13783, кл. 58 GO; кл. Н 03 К 17/72, 1978.