SU873425A1 - Device for communication channel status represention - Google Patents
Device for communication channel status represention Download PDFInfo
- Publication number
- SU873425A1 SU873425A1 SU792842765A SU2842765A SU873425A1 SU 873425 A1 SU873425 A1 SU 873425A1 SU 792842765 A SU792842765 A SU 792842765A SU 2842765 A SU2842765 A SU 2842765A SU 873425 A1 SU873425 A1 SU 873425A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- block
- output
- register
- inputs
- Prior art date
Links
Landscapes
- Selective Calling Equipment (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ СОСТОЯНИЯ КАНАЛОВ СВЯЗИ(54) DEVICE FOR DISPLAYING THE CONDITION OF COMMUNICATION CHANNELS
1one
Изобретение относитс к устройствам автоматики и электросв зи, в частности к устройствам телесигнализации , и может использоватьс дл отображени информации о состо нии каналов св зи в автоматизированных системах управлени средствами и каналами св зи.The invention relates to automation and telecommunication devices, in particular, to remote signaling devices, and can be used to display information about the state of communication channels in automated systems for controlling means and communication channels.
Известно устройство дл отображени состо ни каналов св зи, содержащее последовательно соединенные блок входных усилителей и промежуточный регистр, последовательно соединенные блок входных ключер, блок равнодоступных регистров пам ти номеров каналов и причин отказов, сигнальные выходы которого соединены со входами соответствующих индикаторов , и блок определени зан тости регистров, входы которого объединены с соответствующими входами блока выходных ключей, датчик управл ющих сигналов и кодопреобразователь tl3.A device for displaying communication channel states is known, comprising a series-connected block of input amplifiers and an intermediate register, a series of connected blocks of input switches, a block of equally-accessible registers of channel numbers and causes of failures, the signal outputs of which are connected to the inputs of the corresponding indicators, and a block for determining registers, the inputs of which are combined with the corresponding inputs of the output key block, the sensor of control signals and the code converter tl3.
Однако известное устройство имеет невысокое быстродействие.However, the known device has a low speed.
Целью изобретени вл етс повышение быстродействи .The aim of the invention is to increase speed.
Дл этого в устройство дл отображени состо ни каналов св зи, содержащее последовательно соединенTo do this, a device for displaying the state of the communication channels containing series-connected
ные блок входных усилителей и промежуточйый регистр, последовательно соединенные блок входных ключей, блок равнодоступных регистров пам ти номеров каналов и причин отказов сигнальные выходы которого соединены со входами соответствующих индикаторов ; и блок определени зан тости регистров, входы которого объединеto ны с соответствующими входами блока выходных ключей, датчик управл ющих сигналов и кодопреобразователь, введены последовательно соединенные буферный накопитель, дополни15 тельный регистр, блок сравнени и блок установки приоритета и последовательно соединенные регистр времени , дополнительный ключ и выходной регистр, а также элемент задерж20 ки, при этом второй вход и первый второй и третий выходы промежуточного регистра соединены соответственно с выходом блока сравнени , с первым входом буферного накопител , the input amplifier block and intermediate register, the input key block connected in series, the block of equally accessible memory registers of channel numbers and causes of failures, whose signal outputs are connected to the inputs of the corresponding indicators; and a register occupation determination block, whose inputs are combined with the corresponding inputs of an output key block, a control signal sensor and a code converter, serially connected buffer storage, an additional register, a comparison block and a priority setting block and serially connected time register, an additional key and the output register, as well as the delay element, while the second input and the first second and third outputs of the intermediate register are connected respectively to the output of the block Neny, the first input buffer store,
25 со вторым входом блока сравнени и с объединенными первым входом блока установки приоритета и входом датчика управл ющих сигналов, выход которого соединен с третьим входсм 25 with the second input of the comparison unit and with the combined first input of the priority setting unit and the sensor input of the control signals whose output is connected to the third input cm
30 блока установки приоритета, четвертый вход, сигнальный выход, выход считывани и управл юише выходы которого соединены соответственно с выходом блока определени зан тости регистров, со вторым входой буферного накопител , со входом считывани - блока равнодоступных регистров пам ти каналов и причин отказов и с соответствукицими управл ющими входами блока входных ключей, объединенными с соответствующими управл ющими входами блока выходных ключей , выход которого соединен со вторым входом выходного регистра, выход и третий вход которого соединены соответственно со входом кодопреобразовател и с выходом элемента зацержки , вход которого соединен с сигнальным входом блока входных ключей, со вторым входом дополнительного ключа и со вторым выходом буферного накопител .The priority setting block 30, the fourth input, the signal output, the readout output and control, whose outputs are connected respectively to the output of the register occupancy detection unit, to the second input of the buffer accumulator, to the readout input - the unit of equally accessible registers of channel memory and causes of failures and corresponding the control inputs of the input key block, combined with the corresponding control inputs of the output key block, whose output is connected to the second input of the output register, the output and the third input to They are expensively connected respectively to the input of the code converter and to the output of the gauge element, the input of which is connected to the signal input of the input key block, to the second input of the additional key and to the second output of the buffer accumulator.
На чертеже представлена структурна электрическа схема устройства дл отображени состо ни каналов св зи.The drawing shows a structural electrical circuit of the device for displaying the state of the communication channels.
Предложенное устройство содержит блок входных усилителей 1, промежуточный регистр 2, соединенный с датчиком 3 управл ющих сигналов, блоком сравнени 4, блоком установки приоритета 5 и буферным накопителем б, а такж дополнительный регистр 7, блок 8 входных ключей, блок 9 равнодоступных регистров пам ти номеров каналов и причин отказов, сигнальные выходы которого соединены с входами индикаторов 10 (10-1) + (10-б , блок определени зан тости регистров 11, блок 12 выходных ключей, регистр времени 13, дополнительный ключ 14, элемент задержки 15, выходной регистр 16 и кодопреобразователь 17.The proposed device contains a block of input amplifiers 1, an intermediate register 2 connected to a sensor 3 of control signals, a comparison block 4, a priority setting block 5 and a buffer store b, as well as an additional register 7, block 8 of input keys, block 9 of equally accessible registers channel numbers and causes of failures, the signal outputs of which are connected to the inputs of the indicators 10 (10-1) + (10-b, register occupancy determination unit 11, output key block 12, time register 13, additional key 14, delay element 15, output re ISTR kodopreobrazovatel 16 and 17.
Предложенное устройство работает следующим образом.The proposed device operates as follows.
Информаци о неисправных каналах св зи и причинах их отказов через блок входных усилителей 1 поступает на промежуточный регистр 2, из которого кодова комбинаци импульсов поступает на блок сравнени 4, который сравнивает поступившую информацию (о состо нии канала св зи) с хран щейс в дополнительном регистре 7. Если поступивша информаци совпадает с записанной по данному каналу информацией в дополнительном регистре 7, то блок сравнени 4 вырабатывает сигнал сброса в промежуточный регистр 2, тем самым подгоавлива его к приёму следующей одовой комбинации. В противном слуае блок сравнени 4 вырабатывает игнал дл перезаписи информации в уферный накопитель б. Одновременно:, этим запускаетс датчик 3 управл юих сигналов, а информаци поступат в блок установки приоритета 5, оторый, определив приоритет поступившей информации по типу кодовой комбинации и источника, по первому управл ющему сигналу с датчика 3 размещает поступившее сообщение в очереди буферном накопителе 6. По второму управл ющему сигналу, с датчика 3 блок установки приоритета 5 открывает один из ключей блока 8 входных ключей и .один из ключей блока 12 выходных ключей, подготавлива их к пропуску соответственно входной и выходной информации.Information about the faulty communication channels and the reasons for their failure through the input amplifier unit 1 enters an intermediate register 2, from which the code combination of pulses goes to comparison unit 4, which compares the received information (on the state of the communication channel) with the additional register 7. If the received information coincides with the information recorded on this channel in the additional register 7, then the comparison unit 4 generates a reset signal to the intermediate register 2, thereby preparing it for the reception following her one combination. Otherwise, Comparison Unit 4 generates an ignal for overwriting information in the drive drive. B. At the same time: this triggers the sensor 3 of the control signals, and the information enters the priority setting block 5, having determined the priority of the incoming information by the type of code combination and source, places the received message in the queue of the buffer accumulator 6 using the first control signal from the sensor 3. On the second control signal, from the sensor 3, the priority setting unit 5 opens one of the keys of the 8 input keys block and one of the keys of the 12 output keys block, preparing them to skip the input and output signals, respectively formations.
По третьему управл ющему сигналу с датчика 3 блок установки 5 разрешает перепись сто щего в начале очеред в буферном накопителе б сообщени через один из ключей блока 8 входных ключей в соответствующие регистры блка 9 равнодоступных регистров пам ти номеров канала и причин отказов, при этом на соответствующих индикаторах (10-1) - (10-б) отображаетс номер канала св зи и причина возникновени аварии на нем. Одновременно происходит запись содержани этой информации , и дополнительный регистр б, запускаетс элемент задержки 15, открываетс дополнительный ключ 14, разреша запись времени (часы, минуты , секунды) поступлени сообщени в выходной регистр 16.By the third control signal from sensor 3, the installation unit 5 permits the rewriting of the message b at the beginning of the queue in the buffer accumulator through one of the keys of the 8 input keys block into the corresponding registers of block 9 of equally accessible memory registers of channel numbers and causes of failures, while The indicators (10-1) - (10-b) show the number of the communication channel and the cause of the accident. At the same time, the content of this information is recorded, and additional register b, delay element 15 is started, additional key 14 is opened, allowing the time (hours, minutes, seconds) of the message to be entered in output register 16 to be recorded.
По четвертому управл к дему сигналу с датчика 3 блок установки приоритета 5 разрешает выдачу поступившей в блок 9 равнодоступных регистров пам ти номеров канала и причин отказов информации через подготовленный один из ключей блока 12 выходных ключей в выходной регистр 16, после чего срабатывает элемент задержки 15, с выхода которого на третий вход выходного регистра 16 поступает импульс, разрешающий выдачу информации и времени ее поступлени через кодопреобразователь 17 на устт ройство регистрации.By the fourth control to the signal from sensor 3, the priority setting block 5 allows the output of equal-accessible memory registers of the channel numbers and causes of information failures to arrive at block 9 through the prepared one of the keys of the block 12 output keys to the output register 16, after which the delay element 15 is triggered from the output of which a pulse arrives at the third input of the output register 16, permitting the release of information and the time of its arrival through the code converter 17 to the registration device.
При заполнении всех регистров блока 9 равнодоступных регистров пам ти номеров и причин отказов через блок определени , зан тости регистров 11 на блок установки приоритета 5 поступает сигнал зан тости. При этом в случае поступлени информации о ликвидации аварии канала св зи, сигнал об этом с блока сравнени 4 поступает в блок установки приоритета 5, тем самым блокиру сигнал зан тости , после чего устройство работает так, как изложено выше.When all the registers of block 9 of equally accessible memory registers of numbers and causes of failures are filled, a busy signal is sent through the block for determining the occupation of registers 11 to the block for setting the priority 5. In this case, in the case of receipt of information about the liquidation of a communication channel accident, a signal about this from the comparison unit 4 enters the priority setting unit 5, thereby blocking the busy signal, after which the device operates as described above.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792842765A SU873425A1 (en) | 1979-11-20 | 1979-11-20 | Device for communication channel status represention |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792842765A SU873425A1 (en) | 1979-11-20 | 1979-11-20 | Device for communication channel status represention |
Publications (1)
Publication Number | Publication Date |
---|---|
SU873425A1 true SU873425A1 (en) | 1981-10-15 |
Family
ID=20860534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792842765A SU873425A1 (en) | 1979-11-20 | 1979-11-20 | Device for communication channel status represention |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU873425A1 (en) |
-
1979
- 1979-11-20 SU SU792842765A patent/SU873425A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU873425A1 (en) | Device for communication channel status represention | |
SU1136166A2 (en) | Device for checking digital systems | |
SU1008761A1 (en) | Data receiving device | |
SU477414A1 (en) | Device for recording and transmitting information | |
SU1064441A1 (en) | Pulse duration former | |
SU390549A1 (en) | ALL-UNION I | |
SU1365104A1 (en) | Article-counting device | |
SU1672502A1 (en) | Compressed data telemetering system | |
SU989586A1 (en) | Fixed storage device | |
SU446061A1 (en) | Device for priority service of messages | |
SU1695526A1 (en) | Device for polling of information pickups | |
SU1140122A1 (en) | Multichannel device for servicing requests in computer system | |
SU520609A1 (en) | Device for transmitting information | |
SU676987A2 (en) | Device for addressing moving objects | |
SU1141436A1 (en) | Device for transmission of digital information | |
SU1109782A1 (en) | Device for transmitting information via bus | |
SU1070554A1 (en) | Device for organizing queue | |
SU913439A1 (en) | Sensor state monitoring device | |
SU691912A1 (en) | Telemechanical system for cyclic inquiry of scattered objects | |
SU877543A1 (en) | Device with dynamic priority change | |
JP2908642B2 (en) | Double arrival cell detector | |
SU769549A1 (en) | Device for determining differential extremum value probability distribution law | |
SU1725394A1 (en) | Counting device | |
SU1532940A1 (en) | Multichannel device for connection of information sources to common trunk | |
SU1062748A1 (en) | Output device for information transmission |